AD9361框图
1、 Fir滤波器的阶数为64或128 而内插或抽取因子为：1、2或4。 HB1和HB2的内插或抽取因子为1或2而HB3的因子为1、2或3 BB_LPF为：三阶巴特沃斯低通滤波器，3d ...
原文：记录采用Xilinx ZYNQ系列板卡+AD9361实现简单2x2 MIMO通信过程
写在最前，本文对MATLAB提供的例程做了一些检索和解读，并在自己的需求上做了更改。 最近一段时间老师不知道在研究些啥，突然之间对硬件产生了浓厚的兴趣，并且为我们 级的新生购置了几块SDR设备。虽然不知道为什么，但是拿着这些板子也可以作为无聊的宅家消遣，毕竟我已经半年没有去过学校了。 软件 硬件 准备 硬件 本次使用到的硬件为ZedBoard，是一块Xilinx ZYNQ 系列的开发板，该开发板 ...
2020-07-15 14:08 3 2390 推荐指数：
相关推荐
AD9361
AD9361框图 1、 Fir滤波器的阶数为64或128 而内插或抽取因子为：1、2或4。 HB1和HB2的内插或抽取因子为1或2而HB3的因子为1、2或3 BB_LPF为：三阶巴特沃斯低通滤波器，3dB点频率可编程，频率可编程范围为：Tx ...
AD9361寄存器功能笔记（1）本振频率设定
LO的产生过程如图： 各个模块都有高灵活性。 1、参考时钟即是AD9361全局参考时钟，可以是外接晶振的片上DCXO，或是外部输入的有驱动能力的时钟信号。根据FM-COMMS5的设计，参考时钟可以使用时钟Buffer + 40MHz晶振构成的参考频率源。 （1）关于DCXO ...
基于XC7Z100+AD9361的双收双发无线电射频板卡
一、板卡概述 板卡基于Xilinx公司的SoC架构（ARM+FPGA）的ZYNQ7100芯片和ADI公司高集成度的捷变射频收发器AD9361，实现频谱范围70MHz~6GHz，模拟带宽200KHz~56MHz的宽频收发系统。ZYNQ7100支持千兆以太网、USB2.0、UART等接口 ...
FPGA xilinx7系列 Zynq7000初探资源介绍
Zynq7000系列是基于APSOC的可拓展处理平台，它的本质特征是将一个双核ARM Cortex-A9处理器和一个可编程的FPGA芯片集成到一个片上系统中。在进行Zynq7000的详细说明前，本节首先对架构的高层模型进行介绍，如图2-1所示 ...
Xilinx-Zynq Linux内核源码编译过程
本文内容依据http://www.wiki.xilinx.com网址编写，编译所用操作系统为ubuntu 14 1.交叉编译环境的安装配置 1)http://www.wiki.xilinx.com/Install+Xilinx+Tools 2.uboot的编译1)下载uboot源代码下载 ...
Xilinx Zynq 环境交叉编译 Thrift 记录
0. 本文使用的环境 Ubuntu 18.04，Vivado 2018.2 目的是：交叉编译 Thrift 0.13.0 到 arm 环境（从而实现：在 FPGA arm 环境下跑 Thrift C server，在外部 PC 机上跑 Thrift Python client。从而达到 ...