以太网PHY和MAC
以太网PHY和MAC对应OSI模型的两个层——物理层和数据链路层。 物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口（RGMII / GMII / MII）。 数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制 ...
原文：10GbE以太网MAC和PHY
GbE以太网MAC和PHY 概述 GbE以太网遵循IEEE . ae规范，其物理传输介质只支持光纤。 GbE以太网主要分为串行的 GBase S L E R W与并行 路并行WDM波分复用 的 GBase LX 两类。 GBase S L E R W中，S L E表示波长，S表示 nm短波，L表示 nm长波，E表示 nm超长波，不同波长有效传输距离不一样 R W表示PHY类型，R表示LAN PH ...
2020-06-19 17:05 0 2758 推荐指数：
相关推荐
网口扫盲三:以太网芯片MAC和PHY的关系
转载：http://www.cnblogs.com/jason-lu/articles/3195473.html 问:如何实现单片以太网微控制器? 答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC ...
网口扫盲三:以太网芯片MAC和PHY的关系
问:如何实现单片以太网微控制器? 答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下 ...
网口扫盲三:以太网芯片MAC和PHY的关系
问：如何实现单片以太网微控制器? 答：诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片，这样能去掉许多外接元器件。这种方案可使MAC和PHY实现很好的匹配，同时还可减少引脚数、缩小芯片面积，单片以太网微控制器还降低了功耗，特别是在采用掉电模式 ...
Ethernet（以太网） 详解 MAC、MII、PHY
结构 从硬件的角度看，以太网接口电路主要由MAC（Media Access Control）控制器和物理层接口PHY（Physical Layer，PHY）两大部分构成。如下图所示 但是，在实际的设计中，以上三部分并不一定独立分开的。 由于，PHY整合了大量模拟硬件 ...
以太网PHY接口总结
以太网PHY和MAC之间一般有如下接口，具体的接口描述可以在PHY芯片数据手册查看到： MII:参考：DP83640 Precision PHYTER™ - IEEE 1588 Precision Time Protocol Transceiver MDIO接口时序 ...
以太网学习（二）——PHY芯片
PHY芯片的基本功能 PHY和RJ45接口之间的连接就是学习一中提到的千兆以太网RJ45接口的那4对差分模拟信号线。通过PHY芯片实现了差分信号对到数字信号的转换，也就是图中的RXD和TXD。 除此之外PHY芯片还提供了通信速率自协商，驱动通信指示LED灯等功能。 PHY芯片数据 ...
以太网详解（一）-MAC/PHY/MII/RMII/GMII/RGMII基本介绍（转）
网络设备中肯定离开不MAC和PHY，本篇文章将详细介绍下以太网中一些常见术语与接口。 MAC和PHY结构 从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意： 上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC ...