IC基础(五)：设计中的复位
一般来说，同步系统，都使用异步复位。这是因为同步复位的电路实现，比异步复位的电路实现，要浪费更多电路资源。 工程实践中，确实见过由于未做异步复位的同步处理，而出现大概率系统死机现象（复位的作用域是很大的）。 一、异步复位不安全的原因 1.什么是异步复位 在带有复位端的D ...
原文：IC基础(四)：设计中的时钟
同步设计 在同步设计中，由单个主时钟和单个主置位 复位信号驱动设计中所有的时序器件。 避免使用行波计数器 门控时钟 双边沿或混合边沿时钟 用触发器驱动另一个触发器的异步复位端 时钟 时钟树的属性 一般的时钟，我们都指的是全局时钟，全局时钟在芯片中的体现形式是时钟树。 时钟树，是个由许多缓冲单元 buffer cell 平衡搭建的时钟网状结构，如下图所示： 首先不得不说，实际的时钟除了周期 频率 ...
2020-05-29 14:53 0 1011 推荐指数：
相关推荐
IC设计基础
一 前言 这一周连续两场线下面试，紧接着又是微信视频面试，从连续三天的面试中，收获颇丰！ 存在的问题： 一是对项目细节模糊； 二是IC基础知识薄弱； 具体表现是，在面试过程中，如被问到DDR3和千兆以太网的知识，讲不清楚，如DDR3的IP的输入数据位宽和时钟之类，DDR3的架构 ...
校招基础——IC设计
1、IC设计的基本流程 1.需求分析 分析用户或市场的需求，并将其翻译成对芯片产品的技术需求。（Office） 2.规格制定 芯片需要达到的具体功能和性能方面的要求。 （Office） 3.方案设计 根据设计的功能需求和算法分析的结果，设计芯片的构架，并对不同的方案进行比较，选择 性能价格 ...
Perl在IC设计中的应用
Perl和Tcl是ic设计中最常用的两种脚本语言，在我学习perl之前完全的不知道他们到底是干什么的。在这里先总结一下Perl的作用： 1.用于生成Verilog代码 在写verilog时，经常遇到一些规律性强，编写又比较麻烦的代码，而这些恰恰又是可重用性比较 ...
IC基础(二)：设计中常见的时序问题
1.扇出太多引起的时序问题 信号驱动非常大，扇出很大，需要增加驱动能力，如果单纯考虑驱动能力可以尝试增加 buffer 来解决驱动能力，但在插入buffer的同时增加了 route 的延时，容易 ...
IC 设计中DFT的Boundary Scan功能
在很大规模的IC设计中，往往会有一些各种各样的bug出现，不论是在前期design的过程，还是在post silicon流片回来chip的flaw，都会导致chip的功能的失败，时钟频率无法达到期望频率。所以，在超大规模集成电路的设计中，DFT就是一门非常重要的方法学，在消费者手中，往往不知道 ...
IC layout设计中dummy的作用
DUMMY的用途大概有一下几种： 1. 保证可制造性，防止芯片在制造过程中由于曝光过渡或不足而导致的蚀刻失败：如在tapeout的时候会检查芯片的density，插入dummy metal、dummy poly、dummy diff等； 2. 避免由于光刻过程中光的反射与衍射而影响到关键元器件 ...
数字设计中的时钟与约束
ps:可以转载，转载请标明出处：http://www.cnblogs.com/IClearner/ 最近做完了synopsys的DC workshop，涉及到时钟的建模/约束，这里就来聊聊数字中的时钟（与建模）吧。主要内容如下所示： ·同步电路与异步电路； ·时钟/时钟树 ...