IC基础(三)：设计中常用的时序优化方法
参考书目：英文版：《advanced FPGA design》 中文版：《高级FPGA设计，结构，实现，和优化》 解决数字电路中时序问题的八大忠告 忠告一：如果时序差的不多，在1ns以内，可以通过修改综合、布局布线选项来搞定，如果差的多，就得动代码。 忠告二：看时序报告，找到时序 ...
原文：IC基础(二)：设计中常见的时序问题
.扇出太多引起的时序问题 信号驱动非常大，扇出很大，需要增加驱动能力，如果单纯考虑驱动能力可以尝试增加 buffer 来解决驱动能力，但在插入buffer的同时增加了 route 的延时，容易出现时序报告评分问题。 解决该问题常用方法为进行驱动信号逻辑复制，即对扇出很大的信号产生逻辑进行多次复制，生成多路同频同相的信号去驱动下级逻辑电路。保证了时延同时也增大了驱动能力。但是该方法在使用过程中可以 ...
2020-05-29 08:17 0 704 推荐指数：
相关推荐
IC基础(八)：数字电路设计中常用的算法
本篇章节将对数字电路设计中常用的算法展开详解。 1 德·摩根定律 摩根定律在数学上是一个集合的问题，在数字电路设计是经常会用到，来做一些模型的转换与电路优化。 这两条定律是： 1.(我喜欢你而且你喜欢我）都不成立=(我不喜欢你)或者(你不喜欢我) NOT (A AND B ...
IC设计基础
一 前言 这一周连续两场线下面试，紧接着又是微信视频面试，从连续三天的面试中，收获颇丰！ 存在的问题： 一是对项目细节模糊； 二是IC基础知识薄弱； 具体表现是，在面试过程中，如被问到DDR3和千兆以太网的知识，讲不清楚，如DDR3的IP的输入数据位宽和时钟之类，DDR3的架构 ...
IC基础(五)：设计中的复位
一般来说，同步系统，都使用异步复位。这是因为同步复位的电路实现，比异步复位的电路实现，要浪费更多电路资源。 工程实践中，确实见过由于未做异步复位的同步处理，而出现大概率系统死机现象（复位的作用域是很 ...
IC基础(四)：设计中的时钟
1、同步设计 在同步设计中，由单个主时钟和单个主置位 / 复位信号驱动设计中所有的时序器件。 1）避免使用行波计数器 2）门控时钟 3）双边沿或混合边沿时钟 4）用触发器驱动另一个触发器的异步复位端 2、 时钟/时钟树的属性 一般的时钟，我们都指的是全局时钟，全局时钟在芯片 ...
校招基础——IC设计
1、IC设计的基本流程 1.需求分析 分析用户或市场的需求，并将其翻译成对芯片产品的技术需求。（Office） 2.规格制定 芯片需要达到的具体功能和性能方面的要求。 （Office） 3.方案设计 根据设计的功能需求和算法分析的结果，设计芯片的构架，并对不同的方案进行比较，选择 性能价格 ...
IC基础(六)：时序分析过程需要的相关计算以及处理方法
时序分析的基本步骤： 一个合理的时序约束可以分为以下步骤： 时序约束整体的思路如下： 先是约束时钟，让软件先解决内部时序问题；（在这一步骤中可以适当加入时序例外，以便时序通过） 然后再加入IO的延迟约束； 最后针对没有过的时序，添加时序例外 ...
分布式系列之缓存设计中常见的问题
缓存这个东西相信大家工作中都接触得比较多，相应的在不同场景下也会遇到各种各样的问题。下面我列举几种可能会遇到的问题并提供一些解决建议。 1、如何把海量数据存放在缓存中并提供快速查询 现实中我们的缓存通常都是以string,map,array,list,set ...