（数字IC）低功耗设计入门（二）——功耗的分析
前面学习了进行低功耗的目的个功耗的构成，今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习，所以这里的功耗分析是基于DC中的power compiler工具；更精确的功耗分析可以采用PT，关于PT的功耗分析可以查阅其他资料，这里不涉及使用PT的进行功耗分析。 (1)功耗分析 ...
原文：数字后端低功耗 - 多种低功耗技术及其在IC后端布局中的应用
本文转自：自己的微信公众号 集成电路设计及EDA教程 推文主要内容： LPP: Low Power Placement GLPO: Gate level power opt 低功耗技术： Buffer Insertion Cell Sizing Pin Swapping Phase Assignment Technology Mapping Factoring 有哪些低功耗策略可以应用到芯片物理布 ...
2020-02-16 15:40 0 1477 推荐指数：
相关推荐
低功耗技术及其后端物理实现--多阈值电压技术
功耗低。 综合和布局布线工具可以根据功耗和时序的需求自动选择不同阈值的标准单元。例如，在时序的关键路 ...
（数字IC）低功耗设计入门（一）——低功耗设计目的与功耗的类型
低功耗设计这个专题整理了好久，有一个月了,有图有证据： 然而最近一直有些烦心事、郁闷事，拖延了一下，虽然现在还是有点烦，但是还是先发表了吧。下面我们就来聊聊低功耗设计吧，由于文章比较长，因此我就不一次性发完，我整理之后再发 ...
（数字IC）低功耗设计入门（四）——RTL级低功耗设计
我们就来介绍RTL编码与逻辑综合的低功耗设计，重点是门控时钟和操作数隔离技术。今天主要是讲解操作数和一些 ...
（数字IC）低功耗设计入门（八）——物理级低功耗设计&to be continued？
前面学习了从系统级到门级的低功耗设计，现在简单地了解了一下物理级设计。由于物理级的低功耗设计与后端有关了，这里就不详细学习了。这里主要是学习了一些基本原则，在物理级，进行低功耗设计的基本原则是: ·对于设计中翻转活动很频繁的节点，采用低电容的金属层进行布线 ...
（数字IC）低功耗设计入门（三）——系统与架构级低功耗设计
前面讲解了使用EDA工具（主要是power compiler）进行功耗分析的流程，这里我们将介绍在数字IC中进行低功耗设计的方法，同时也结合EDA工具（主要是Design Compiler）如何实现。我们的讲解的低功耗设计主要是自顶向下的设计，也就是说，我们首先介绍在系统架构层面上如何进 ...
（数字IC）低功耗设计入门（五）——RTL级低功耗设计（续）
二、RTL级低功耗设计（续） 前面一篇博文我记录了操作数隔离等低功耗设计，这里就主要介绍一下使用门控时钟进行低功耗设计。 （4）门控时钟 门控时钟在我的第一篇博客中有简单的描述，这里就进行比较详细的描述吧。我们主要学习门控时钟电路是什么、什么使用门控时钟、综合库里的门控时钟 ...
（数字IC）低功耗设计入门（七）——门级电路低功耗设计优化（续）
前面讲解了门级功耗的优化方法，包括静动态和总体的功耗。现在来记录一下门级层次（有点书也说是在系统级）常用的一种低功耗方法——电源门控。 ①电源门控概述与原理 电源门控是指芯片中某个区域的供电电源被关掉，即该区域内的逻辑电路的供电电源断开。电源门控(Power Gating)的设计如下图 ...