PCIe link up bug 分析
Xilinx两块开发版PCIe link up时间相差很大，Virtex-6开发版PCIe link up时间超过60ms，而Virtex-7 PCIe link up时间只有~25ms. 分析过程： 1. 对比Virtex-6和Virtex-7两块开发板上电过程 ...
原文：pcie link/lane number negotiation
在Configuration状态, link和lane数目切换过程由Downstream端口发起，而Upstream端口不会主动发起，只作为回应。 Link number协商过程： . Downstream端口发送TS ，对于所有的lane, link number设为N，Lane number设为PAD . 进入Configuration状态后，Upstream端口开始发送TS ，link nu ...
2019-12-02 10:13 0 323 推荐指数：
相关推荐
PCIe（一）
PCI Express是一种总线接口，是计算机主板上最大尺寸的接口，计算机上的网卡、声卡、以及独立显卡，视频采集卡都是采用的这种接口。是一种高带宽串行互联标准，代替了基于总线的通信架构。 主要 ...
Link
链接种类 编译时 静态库，整合到可执行文件中 加载时 动态库，在load时loader看到interp节，调用动态连接器 运行时 由代码决定加载那个，可以实现热更新 ...
读 Ultra Fast Lane Detection
Ultra Fast Lane Detection paper github 贡献 提出一种简单有效的车道检测方法，快且解决了在图上无车道时推测车道的问题； 快：将语义分割问题转化成分类问题（减少运算）,Row Anchor， 300+FPS ...
PCIe初探(1/2)
写在正文之前： 疫情高发，2020的春节，希望大家都能平安度过，武汉加油，祖国加油！ 正文： PCIe一直以来都是在我心头挥之不去的一片荆棘，不管是主流的X86架构，ARM架构，还是新兴的AI芯片，无一不把PCIe总线接口作为重要的互联接口。而在过去的工作中，芯片架构，总线拓扑，带宽 ...
PCIe初探(2/2)
上一篇讲到了PCIe的事务层，下面会对数据链路层和物理层做简要介绍。 数据链路层的主要功能为： TLP传输出错检测和裁决 LCRC和Sequence Number的生成 存储发送端的TLP用于重发 为TLP和DLLP做crc校验 DLLP的ack/nack响应 链路初始化和电源 ...
PCIE测试
PCIE测试 SWITCH 由于PCIe总线使用端到端的连接方式，一条PCIe链路只能连接一个设备。当一个PCIe链路需要挂接多个EP时，需要使用Switch进行扩展。一个标准的Switch具有一个上游端口和多个下游端口。上游端口与RC或者其他Switch的下游端口相连 ...
PCIE training
在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。 LTSSM状态机涵盖 ...