原文:六、cadence叠层和布线前规则设置详细步骤

一 叠层设置 .颜色设置 .层叠设置setup cross section,如下图: .布线规则设置 a gt 线宽设置 b gt 添加差分对logic Assign Differenital Pair c gt 驱动差分对 创建差分 类 驱动差分对 物理的 c gt 设置最小间距规则 所有的间距规则 ...

2019-10-06 22:18 0 398 推荐指数:

查看详情

一、cadence元件库绘制详细步骤

一、元件库 1.打开如下图标的软件 2.勾选1选项,下次就直接打开,不用选择 3.新建库文件File-New-Library,如下图: 4.新建元件 ...

Mon Oct 07 05:10:00 CST 2019 0 623
二、cadence焊盘与封装制作操作步骤详细说明

一、焊盘制作 1.打开Pad Designer软件,新建文件——设置保存路径和焊盘名称(规范命名) 2.Parameters——设置单位——过孔类型——是否镀金 3.Layers——single layer mode(贴片的勾选)——设置begin layer ...

Mon Sep 10 06:38:00 CST 2018 0 3622
cadence allegro 布线时添加过孔

1.在放置过孔前先要进行简单的设置。 在菜单栏Setup->Constraints->physical出来的列表里面找到vias 点击出现一个对话框在对话框中选择需要的过孔。(类型比较多可以在下面过滤器输入v*)选择好过孔后关闭即可。当然还有很多约束在这里设置,比如多大的线宽 ...

Wed Dec 03 05:36:00 CST 2014 0 10405
利用Ploar Si9000在allegro中进行PCB阻抗计算和设置

对于高速信号通常需要进行阻抗匹配,否则会产生反射问题影响信号质量。一般传输线的阻抗设置为50欧,差分线的阻抗设置为100欧。对于6板,TOP和BOTTOM设置按照微带线的设置进行。 微带线(microstrip) 计算公式: Z={87/[sqrt(Er+1.41)]}ln ...

Thu Apr 07 02:32:00 CST 2022 0 1188
Cadence PCB的概念

Slikscreen_Top :顶层丝印 Assemly_Top :装配,就是元器件含铜部分的实际大小,用来产生元器件的装配图。我自己感觉这一如果对于贴片的元器件,如电容,就是两个贴片铜片的实际大小,而place_bound_top是 整个贴片元器件的实际大小,这一点很多人 ...

Mon Aug 29 17:48:00 CST 2016 0 5565
Cadence画封装的步骤

画封装的步骤 打开 pad designer through 通孔 single 表贴 在焊盘设置时,soldermask要比pastmask大0.1毫米 焊盘完成后 打开 pcb editor ...

Mon Aug 29 17:53:00 CST 2016 0 5859
ad 原件布局布线基本规则

一、原件布局基本规则   1、按照电路模块进行布局,电路中的元件应该采用集中就近原则,同时数字电路和模拟电路分开;   2、定位孔、标准孔等周围1.27mm内不得贴元器件,安装孔周围3.5mm不得特装元件   3、卧装电阻、电感、点解电容等元件的下方避免有过孔,一面波峰焊后过孔与元件壳体短路 ...

Sat Nov 18 21:03:00 CST 2017 1 7184
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM