乐鑫科技2020秋招笔试题——数字IC
原题： 请将下面这段 C 语言描述的串行处理过程，转换为单拍完成的并行处理，并用可综合的 Verilog 来描述。 unsigned char cal_table_high_first(u ...
原文：秋招 应聘FPGA/数字IC笔试面试经验分享（简单列举FPGA/数字IC公司）
.自我介绍 我是一名二本院校的电气自动化专业的本科生，因为自己的爱好，喜欢FPGA开发，两年的开发经验，用FPGA开发并完成三个省级科研立项并获得一个A类竞赛国家一等奖。目前签约上海艾为电子，数字IC设计工程师岗位，薪资 k 。 .经验分享 找工作不仅是对你平时学习积累的考验，更是对表达能力 自我展现以及心理素质的考验。虽然这是我第一次找工作，但是已经有了几次的面试经验，所以在面试时候我还是游刃 ...
2019-09-28 19:52 0 541 推荐指数：
相关推荐
FPGA/IC笔试——大疆
1.对于同步fifo，每100个cycle可以写入80个数据，每10个cycle可以读出8个数据，fifo的深度至少为？ 写时钟频率 w_clk,读时钟频率 r_clk,写 ...
FPGA/IC笔试——华为（2）
涉及数字IC功耗、验证、测试、时序、数电相关问题。 一、单选题 1.下列功耗措施哪个可以降低峰值功耗（B） A. Power Gating B. 大幅度提高HVT比例 C. 静态模块级Clock Gating D. Memory Shut Down 解析 ...
FPGA/IC笔试——华为
1. 在Verlog HDL中对于initial语句，说法错误的是（） A. 在仿真过程中只执行一次 B. 可用于给实际电路赋初值 C. 在模拟的0 时刻开始执行 D. 多个 initial ...
FPGA/IC笔试——商汤科技
1、如果线网类型变量说明后未赋值，起缺省值是（z）？ 2、电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化）以及提高运行速度(即速度优化) ,下列方法 ( A)不属于面积优化。 A、流 ...
FPGA/IC笔试——杂七杂八
1：什么是同步逻辑和异步逻辑？（汉王） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起， 并接在系统时 ...
数字IC笔试集锦
1华为2中兴3汇顶4nvidia5地平线6展讯7后端 https://www.cnblogs.com/wt-seu/p/12664792.html ...
数字IC设计验证-秋招指南
前言 现在距离正式九月正式秋招还有4个月，距离八月提前批还有3个月，相信不少粉丝都在盘算着为工作做准备。今天，我以一个过来者的身份跟大家分享分享，关于秋招如何准备以及一些注意事项，希望大家能够有所收获。同时也感谢在求职过程中给予我帮助的同学们。 整体概述 我将对秋招的准备分为两个部分，就像 ...