原文:Allegro静态铜皮避让问题

使用Allegro的人都知道,Allegro的铜分为静态和动态,我的设计习惯是需要满足载流地方一般使用静态铜皮,避免设计过程中因为打孔把铜皮割裂,这是静态铜皮的一个特性,不会自动避让,强制打孔或者走线在静态铜上会产生DRC报错,我们就很方便的看出这边不能打孔,但是我们也可以手动去进行避让。 相反动态铜皮最大的优势就是自动避让,但是这样就容易造成我们需要满足载流的地方的铜皮被割裂。下面我们先来看看 ...

2019-09-25 10:45 0 1209 推荐指数:

查看详情

allegro 动态铜皮合并/静态铜皮合并

allegro 动态铜皮合并/静态铜皮合并 第一步:目标铜皮,两个铜皮有重叠的地方 第二步:用鼠标左键点击两块铜皮 ...

Thu Mar 31 19:01:00 CST 2022 0 694
allegro 讲解动态铜皮静态铜皮的区别99

allegro 讲解动态铜皮静态铜皮的区别99 动态铜皮会自动避让,它会根据规则约束器里进行避让静态铜皮不会避让,就算产生DRC就算短路,它也不避让。 设计完成后,把动态铜皮设置成静态 铜皮,主要是针对一些电源网络。如果有其他的网络过孔,打到对应得铜皮上面,铜皮 ...

Wed Oct 06 01:51:00 CST 2021 0 194
.brd文件与Cadence Allegro关联问题

为了双击打开.brd文件,需要Allegro与.brd文件进行关联,这里使用了Windows常用的方式,主要问题在于Allegro.exe文件的寻找。 选择一个.brd文件——右键打开——从已安装程序列表中选择程序(S)——浏览——安装目录\Cadence\SPB_16.6\tools\pcb ...

Thu Nov 29 21:25:00 CST 2018 0 746
Cadence Allegro导网表的错误问题解决

Allegro导入网表的时候,有时候会出现这样一个错误问题,如下: ------ Oversights/Warnings/Errors ------ #1 ERROR(SPMHNI-235): Error detected saving design. ERROR ...

Mon Jul 01 07:36:00 CST 2013 0 7543
Cadence Allegro生成光绘文件无板框数据的问题

最近使用Cadence Allegro画一款PCB,光绘gerber文件交PCB厂家后,厂家文件审核反馈未找到板框文件。查检发现有Outline.art文件,但Outline.art文件内确实无板框图形。Cadence17.4版本与16.x版本不同,Cadence公司似乎不再建议使用Board ...

Mon Jan 11 21:23:00 CST 2021 0 345
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM