Cache一致性问题，主要是指由于某些操作导致Cache和内存（如DDR）之间的数据不一致，且我们无法正确取到最新的数据。 正常情况下，Cache控制器有一套完善协议去保证我们对内存读写操作的正确性。但在某些复杂场景下，会发生cache一致性问题，此问题常发生在多核之间或使用DMA进行数据搬运 ...

Cache和DMA本身似乎是两个毫不相关的事物。Cache被用作CPU针对内存的缓存利用程序的空间局部性和时间局部性原理,达到较高的命中率,从而避免CPU每次都必须要与相对慢速的内存交互数据来提高数据的访问速率。DMA可以作为内存与外设之间传输数据的方式,在这种传输方式之下,数据并不需要经过CPU ...

cache一致性与DMA 第一个问题 对于进行DMA操作的设备, 并不是所有系统都保持它们的cache一致性。在这种情况下, 准备进行DMA的设备可能从RAM得到陈旧的数据, 因为脏的cache行可能还驻留在各个CPU的cache中, 而尚未写回到RAM。 解决方法：内核的相应部分必须将 ...

一. 引子 　　在多线程环境中，经常会有一些计数操作，用来统计线上服务的一些qps、平均延时、error等。为了完成这些统计，可以实现一个多线程环境下的计数器类库，方便记录和查看用户程序中的各类数值。在实现这个计数器类库时，可以利用thread local存储来避免cache bouncing ...

一. 引子 　　在多线程环境中，经常会有一些计数操作，用来统计线上服务的一些qps、平均延时、error等。为了完成这些统计，可以实现一个多线程环境下的计数器类库，方便记录和查看用户程序中的各类数值。在实现这个计数器类库时，可以利用thread local存储来避免cache bouncing ...

Cache一致性协议 在说伪共享问题之前，有必要聊一聊什么是Cache一致性协议 局部性原理 时间局部性：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问 比如循环、方法的反复调用等 空间局部性：如果一个存储器的位置被引用，那么将来他附近的位置也会被引用 比如顺序结构、数组 ...

ARM Linux 内核 panic 之cache 一致性 ——cci-400 cache一致互联 CCI-400 集合了互联和一致性功能，有 2 个 ACE slave 接口和 3 个 ACE-Lite slave 接口，有 3 个 AXI master 接口。2 个 ACE slave ...

一、一致性模型概念 提到分布式架构就一定绕不开“一致性”问题，而“一致性”其实又包含了数据一致性和事务一致性两种情况，下面是对强一致性、最终一致性、因果一致性、单调读一致性、单调写一致性、会话一致性的解释。 1.1 强一致性：在任何时刻所有的用户或者进程查询到的都是最近一次成功更新的数据 ...