FPGA中BUFG的使用
转载：http://www.likecs.com/show-82149.html ...
原文：FPGA中OBUFDS的使用
OBUFDS在手册中的原理图如下 FPGA信号从I口输入，从O OB输出一对差分信号，用于需要差分信号芯片。 ...
2019-07-10 09:58 0 447 推荐指数：
相关推荐
FPGA中的ODDR2的使用
ODDR2整体结构如下图： ODDR2真值表 相关说明：转载：http://blog.sina.com.cn/s/blog_6ad065eb0101krwj.html ...
FPGA中差分信号的定义和使用（一）
做数字电路设计的朋友对差分信号的定义应该都不会太陌生，在当前比较流行的高速串行总线上，基本都是使用的差分信号。比如USB，PCIE，SATA等等。大多数的FPGA也都支持差分信号，甚至某些新型号的CPLD也开始支持差分信号了。 那么在FPGA中如何正确定义和使用差分信号呢？在这篇文章里 ...
FPGA 中差分时钟的使用
一、前言 很多FPGA的板载时钟（板载晶振提供）不是普通的单端时钟信号，而是差分时钟信号，比如我正在使用的genesys2开发板。 此时我们就不能像使用普通时钟信号一样直接使用差分时钟信号，而是需要使用IBUFGDS（xilinx 原语）或者PLL将差分信号转换成单端信号 ...
FPGA中.mif文件的创建和使用
FPGA设计中ROM的应用时比较常见的，在调用ROM时经常要加载mif文件，对于初学者，无论mif还是hex都是很令人疑惑的东西，这里就对mif文件的格式及其创建做一点简单的说明。 mif在fpga设计中试memory initialization file 的缩写，中文意思就是存储器初始化文件 ...
FPGA中PLL模块的使用注意事项
在FPGA各个大小项目中，PLL是一个关键的部分。它可以进行分频和倍频，还可以产生一定的相位差。它比定时器计数分频的好处在于，它稳定，没有产生毛刺，噪声。 但是PLL启动到稳定需要一定的时间，PLL稳定后供给后面模块计数需要一定的时间。 常用的设计思路 ...
FPGA中逻辑复制
在FPGA设计中经常使用到逻辑复制，逻辑复制也用在很多场合。 1． 信号驱动级数非常大，扇出很大，需要增加驱动力 逻辑复制最常使用的场合时调整信号的扇出。如果某个信号需要驱动后级很多单元，此时该信号的扇出非常大，那么为了增加这个信号的驱动能力，一种办法就是插入多级 ...
FPGA中的时序分析（四）
常用约束语句说明 关于Fmax 上述是实现Fmax的计算公式，clock skew delay的计算如下图， 就是两个时钟的差值。到头来，影响Fmax的值的大小就是组合逻辑，而Fm ...