以太网学习（三）——FPGA的MAC与PHY芯片之间的接口，以及RGMII接口时序
主要有SMII, MII, RMII, GMII, RGMII这几种接口，其中SMII是串行的接口，引脚最少。 MII接口 通信速率10M/100M（百兆以太网的通信接口） ETH_RXC：PHY侧输出给MAC的以太网的接受时钟 ETH_RXDV：PHY侧输出给MAC ...
原文：FPGA控制RGMII接口PHY芯片基础
一 前言 网络通信中的PHY芯片接口种类有很多，之前接触过GMII接口的PHY芯片RTL EG。但GMII接口数量较多，本文使用RGMII接口的 E 搭建网络通信系统。这类接口总线位宽小，可以降低电路成本，在实际项目中应用更广泛。 二 从GMII过度到RGMII 先看看GMII和RGMII主要的接口。 GMII： 发送 gmii tx clk gmii tx d : gmii tx en gmii ...
2019-05-13 11:20 0 6675 推荐指数：
相关推荐
【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片
原创博客，转载请注明出处：【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片 - 没落骑士 - 博客园 https://www.cnblogs.com/moluoqishi/p/9118283.html 一、前言 本文设计思想采用 ...
[Eth]Mac/Phy/mdio/Rgmii
的若干条款加以定义。 MDIO是一种简单的双线串行接口(2个管脚：MDC和MDIO)，将管理器件(如MA ...
FPGA基础知识（二）FPGA芯片结构
目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理 和DSP）的硬核（ASIC型）模块。如图1-1所示（注：图1-1只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构），FPGA芯片主 要由6部分完成，分别为：可编程输入输出 ...
以太网PHY 芯片之 MII/MDIO接口详解
本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。 MII接口提供了MAC与PHY之间、PHY与STA(Station ...
MAC/PHY与MII(GMII/SGMII/RGMII)(一)
主要介绍以太网的MAC（Media Access Control，即媒体访问控制子层协议）和PHY（物理层）之间的MII（Media Independent Interface ，媒体独立接口），以及MII的各种衍生版本——GMII、SGMII、RMII、RGMII等。 从硬件的角度看，以太网 ...
PHY芯片88EE1111 MDIO接口调试
本次调试88EE1111 PHY芯片之主要目的主要对应为了将其默认的GMII接口通过配置成RGMII接口。因此，可能本文档涉及到的内容并没有涉及到PHY芯片的88EE1111所有内容。 PHY芯片管理接口： 88EE1111芯片可通过硬件设置成两种管理接口，一种就是本文 ...
mdio rgmii mac phy简单了解
MDIO（Management Data Input/Output）,对G比特以太网而言，串行通信总线称为管理数据输入输出 (MDIO)。 该总线由IEEE通过以太网标准IEEE 802.3的若干条款加以定义。 MDIO是一种简单的双线串行接口(2个管脚：MDC和MDIO)，将管理器件(如MAC ...