xilinx DMA IP核(一) —— loop测试 代码注释
本篇笔记中的代码来自：米联科技的教程“第三季第一篇的DMA_LOOP环路测试” 硬件的连接如下图所示： 图：DMA Loop Block Design 橘色的线就是DMA加FIFO组成的一个LOOP循环，红色圈圈是AXI_LITE的控制和两个读写完成的中断。 米联科技教程 ...
原文：xilinx DMA IP核(二) —— 文档阅读
本笔记不记录DMA的Scatter Gather特性。DMA上有三种总线：AXI LIte 对寄存器进行配置 ，AXI Memory Map 用于与内存交互 和AXI Stream 用于与外设交互 。在寄存器模式下，寄存器分为两部分：MM S和S MM，每个部分包括Control Register, Status Register, Source Address, 和Transfer Lengt ...
2019-03-09 11:34 0 1670 推荐指数：
相关推荐
Xilinx RAM IP核的使用
背景 RAM和ROM也是类似的，由于这也是常用的IP核，所有完全有必要在这里记录一下，以后用到了实际后，再补充到实际工程中。随机存储器（RAM），它可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元，且读写的速度与存储单元在存储芯片的位置无关。RAM主要用来存放程序及程序执行 ...
Xilinx IP核使用(一)--FIFO
今天在将SRIO的数据存入FIFO后，然后把FIFO中的数据不断送入FFT进行运算时，对于几个控制信号总产生问题。所以单独对FIFO进行了仿真。原来感觉FIFO的几个参数端口一目了然啊，还需要什么深入了解吗，在实验发生问题才知道当时的想法多么幼稚啊。 下面对xilixn FIFO核 ...
xilinx VDMA IP核使用
VDMA实用配置说明 VDMA是通过AXI Stream协议对视频数据在PS与PL端进行搬运，开发者无需关注AXI Stream协议，在BlockDe ...
xilinx AXI相关IP核学习
xilinx AXI相关IP核学习 1.阅读PG044 （1）AXI4‐Stream to Video Out Top‐Level Signaling Interface （2）AXI4‐Stream to Video Out Connectivity ...
Xilinx DDR2 IP核使用
1、关于IP核参数配置 最重要的一项就是关于端口的设置，可根据实际需要自由设置读、写端口。 2、功能仿真 生成IP核后，请切换到图示所在路径，打开sim.do文件 修改Xilinx glbl.v所在的文件路径，然后打开Modelsim，切换 ...
从Xilinx FFT IP核到FPGA实现OFDM
笔者在校的科研任务，需要用FPGA搭建OFDM通信系统，而OFDM的核心即是IFFT和FFT运算，因此本文通过Xilinx FFT IP核的使用总结给大家开个头，详细内容可查看官方文档PG109。关于OFDM理论背景，可参考如下博文：给"小白"图示讲解OFDM的原理 - CSDN博 ...
xilinx IOBUFF使用&xilinx IIC IP核例化的问题
IOBUFF时xilinx的源语句；对一般的I/O pIN脚，编译器会自动给输入PIN加上IBUF；输出PIN加上OBUF；但是对于IO PIN，编译就不会自动给加上IOBUF了，需要用户自己去分配输入输出；但是编译器提供源语句IOBUF供用户使用； 上面的代码就是IIC IP例程中 ...