xilinx-zynq教程1-helloworld
zynq-helloworld 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望在串口输出helloworld，同时测试DDR，网口，串口 1.打开vivado，新建工程 2.创建系统 3.添加外设，并设定 ...
原文：xilinx-zynq教程4-自定义IP
zynq 自定义IP 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望在CPU这端输出helloworld，在fpga这端点亮LED .新建工程 .添加文件，编写verilog代码 .写入代码 timescale ns ps Company: Engineer: Create Date: : : Design Name: Module Name: LED ...
2019-02-13 15:16 0 576 推荐指数：
相关推荐
Xilinx-Zynq Linux内核源码编译过程
本文内容依据http://www.wiki.xilinx.com网址编写，编译所用操作系统为ubuntu 14 1.交叉编译环境的安装配置 1)http://www.wiki.xilinx.com/Install+Xilinx+Tools 2.uboot的编译1)下载uboot源代码下载 ...
ZYNQ笔记（6）：普通自定义IP封装实现PL精准定时中断
代码 3.PL中断封装成私有IP ①打开 Vivado，新建工程，然后选择菜单栏 Tools ...
ZYNQ自定义AXI总线IP应用——PWM实现呼吸灯效果
一、前言 在实时性要求较高的场合中，CPU软件执行的方式显然不能满足需求，这时需要硬件逻辑实现部分功能。要想使自定义IP核被CPU访问，就必须带有总线接口。ZYNQ采用AXI BUS实现PS和PL之间的数据交互。本文以PWM为例设计了自定义AXI总线IP，来演示如何灵活运用ARM+FPGA ...
Xilinx Vivado的使用详细介绍（5）：调用用户自定义封装的IP核
Zedboard OLED Display Controller IP v1 介绍 ...
关于Xilinx FPGA/ZYNQ的引脚定义
器件的引脚定义如何获得？ 在官网找到Pin-Out文件，网址：https://www.xilinx.com/support/package-pinout-files.html 文件里面给出了引脚编号对应的引脚名称、IO Bank分组、IO种类（MIO，High Rate通用IO，DDR ...
ZYNQ7000系列学习之自定义模块构成IP
ZYNQ的自定义IP 1、实验原理 在vivado中可以将自己写的verilog模块封装成IP核，并入bd设计，有效地提高了PS到PL的设计内联能力。同时，这部分的学习可以将verilog的基础知识转移到嵌入式设计中。所以，这是一个基本的能力。 2、实验操作 一、创建工程 这一步 ...
EDK笔记——自定义IP核
这篇笔记是我之前在调试MicroBlaze时记录下来的，当时在网上查了一些资料，发现都讲的不是特别清楚，所以自己整理了一个笔记，如有差错，希望大家指正。 在这次示例中，本文完成了一个改变流水灯的间 ...