AXI-Lite总线及其自定义IP核使用分析总结
ZYNQ的优势在于通过高效的接口总线组成了ARM+FPGA的架构。我认为两者是互为底层的，当进行算法验证时，ARM端现有的硬件控制器和库函数可以很方便地连接外设，而不像FPGA设计那样完全写出接口时序和控制状态机。这样ARM会被PL端抽象成“接口资源”；当进行多任务处理时，各个PL端IP核 ...
原文：自定义AXI总线形式SPI接口IP核，点亮OLED
一 前言 最近花费很多精力在算法仿真和实现上，外设接口的调试略有生疏。本文以FPGA控制OLED中的SPI接口为例，重新夯实下基础。重点内容为SPI时序的RTL设计以及AXI Lite总线分析。当然做些项目时可以直接调用Xilinx提供的SPI IP核，这里仅出于练习的目的考虑。 二 接口时序分析 本项目用的OLED型号为UG HSWEG ，核心控制器是SSD 。该芯片支持并口 I C以及SPI接 ...
2019-02-05 11:58 0 1784 推荐指数：
相关推荐
ZYNQ自定义AXI总线IP应用——PWM实现呼吸灯效果
一、前言 在实时性要求较高的场合中，CPU软件执行的方式显然不能满足需求，这时需要硬件逻辑实现部分功能。要想使自定义IP核被CPU访问，就必须带有总线接口。ZYNQ采用AXI BUS实现PS和PL之间的数据交互。本文以PWM为例设计了自定义AXI总线IP，来演示如何灵活运用ARM+FPGA ...
AXI自定义IP之UART调试
AXI自定义IP之UART调试 1、实验原理 前面的自定义IP中已经将AXI总线的大部分接口设置都一一验证了。基本掌握了关键接受寄存器slv_reg和发送寄存器data_reg_out,可以基本实现简单的PL和PS的联合设计。但是，限于开发板的测试手段有限，只有一个按键和四个LED灯，限制 ...
11AXI-Lite自定义AXI_GPIO(AXI4总线实战)
、答疑解惑！ 11.1概述 在前文中我们学习了AXI总线协议，而且通过VIVADO自定义了AXI-LI ...
EDK笔记——自定义IP核
这篇笔记是我之前在调试MicroBlaze时记录下来的，当时在网上查了一些资料，发现都讲的不是特别清楚，所以自己整理了一个笔记，如有差错，希望大家指正。 在这次示例中，本文完成了一个改变流水灯的间 ...
Vivado 调用自定义IP核
关于Vivado如何创建自定义IP核有大量的参考文章，这里就不多加阐述了，本文目的主要是解决如何在新建工程中引用其它工程已经自定义封装好的IP核，从而实现自定义IP核的灵活复用。 举个例子，我们的目标是能在新建工程里成功调用ov5640_RGB565_0这个自定义IP核 但是在新建工程里 ...
理解AXI Quad Serial Peripheral Interface(SPI) IP核
reference : PG153-AXI Quad SPI v3.2 LogiCORE IP Product Guide.pdf 在使用MicroBlaze过程中，调用了此IP，所以有必须仔细学习下； 名词： XIP： eXecute In Place ...
vivado设计四：自定义IP核测试
在vivado设计三中：http://blog.chinaaet.com/detail/37177已经建立了vivado工程和封装好了自定义IP核。 那么接下来，我们对这个自定义IP核进行测试了：我们已经回到了主界面。 1. create block design 这部 ...