RTL基本知识：关于disable fork的误解
分析说明: initial"块"在仿真开始时执行,开启进程procedure_0,创建一个对应的可执行的线程.该进程中开启了5个进程(ini_p ...
原文：RTL基本知识：VCD内部解剖
VCD ValueChange Dump 是用ASCII记录了被选择信号在仿真过程中的变化情况,同时还记录了一些测试向量生成时的仿真信息,例如仿真时间精度等.目前常用的VCD主要有两种格式: 四值格式:记录了信号的数值变化情况,这里的数值仅包含 , ,x,z,不包含相关信号强度的信息 扩展格式:记录了信号数值变化的所有情况 本文仅以四值格式VCD为例进行详述. VCD生成常用的系统任务 在Veri ...
2018-09-21 22:38 0 939 推荐指数：
相关推荐
RTL基本知识：逻辑强度模型(Logic Strength Model)
本文主要介绍HDL语言中常用的逻辑强度模型,并且以Verilog示例为主,最后介绍VHDL中常用的各种逻辑值系统.Verilog中提供了大量的模型用于模拟具体的硬件电路,例如and,or,nmos等, ...
RTL基本知识：惯性延迟和传输延迟
1 基本概念 在数字实现过程中，延迟一般有以下几种： 分布式延迟（Distributed Delays） 一般用来指定模块内部信号通过逻辑单元或者线网耗费的时间。 模块路径延迟（Module Path Delays） 模块路径一般指从源（输入端口或者输入输出端口）到目的（输出端口 ...
RTL基本知识：奇数分频器
【设计要求】 实现占空比为50%的奇数分频器(示例以三分频为例). 【原理分析】 在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟 ...
RTL基本知识：参数三姐妹-parameter-localparam-specparam
在Verilog中，parameter既不属于变量范畴也不属于线网范畴，经常用来定义一个标志符代表一个常量，所以参数的值在仿真运行的过程中不能进行修改。但是通过使用参数，可以提高程序的可读性、可复用 ...
RTL基本知识：阻塞赋值与非阻塞赋值
0 丑话说在前边 RHS：运算符（= or <=）右侧的表达式 LHS：运算符（= or <=）左侧的表达式 竞争（Race Condition）：在同一仿真时间槽（time-slo ...
java中四种内部类的基本知识
java中的内部类有四种：1.静态内部类：作为类的静态成员，存在于某个类的内部。 静态内部类虽然是外部类的成员，但是在未创建外部类的对象的情况下，可以直接创建静态内部类的对象。静态内部类可以引用外部类的静态成员变量和静态方法，但不能引用外部类的普通成员。 //静态内部类的测试程序public ...
ETL测试基本知识
一、ETL测试的重要性： ETL(Extract-Transform-Load的缩写，即数据抽取、转换、装载的过程)作为BI/DW（Business Intelligence）的核心和灵魂，能够按照 ...