【不定期更新】FPGA/IC岗位常见笔试面试题总结（基础知识）
1 数字IC（ASIC）设计流程： IC设计分为前端和后端。前端设计主要将HDL语言-->网表，后端设计是网表-->芯片版图。 前端主要有需求分析与架构设计、RTL设计、仿真验证、逻辑综合、STA、形式验证。后端主要包括DFT、布局规划、布线以及版图物理验证。 2 MCU ...
原文：IC设计笔试面试小问题总结（随时更新）-IC设计笔记（三）
都是一些细节性问题，放在一起记忆，一问一答的形式，有任何问题欢迎文章上方微博讨论，多思多想。 What makes the difference betweenRun time and CPU time Run time is the time it takes for the task to run from start to finish, equal to wall clock time. ...
2018-08-16 16:21 0 1107 推荐指数：
相关推荐
IC基础(二)：设计中常见的时序问题
1.扇出太多引起的时序问题 信号驱动非常大，扇出很大，需要增加驱动能力，如果单纯考虑驱动能力可以尝试增加 buffer 来解决驱动能力，但在插入buffer的同时增加了 route 的延时，容易出现时序报告评分问题。 解决该问题常用方法为进行驱动信号逻辑复制，即对扇出很大的信号产生逻辑 ...
IC设计基础
一 前言 这一周连续两场线下面试，紧接着又是微信视频面试，从连续三天的面试中，收获颇丰！ 存在的问题： 一是对项目细节模糊； 二是IC基础知识薄弱； 具体表现是，在面试过程中，如被问到DDR3和千兆以太网的知识，讲不清楚，如DDR3的IP的输入数据位宽和时钟之类，DDR3的架构 ...
数字IC设计流程
一、前言 二、集成电路产业链 三、常见的SoC芯片架构图 四、数字IC设计流程 五、数字IC设计具体指标 六、基于标准单元（STD CELL）的ASIC设计流程 七、Digital IC Design Flow（总结版） 八、数字IC设计全流程总览图 九、前端 ...
数字IC笔试 -- 汇顶设计验证2018
目录 数字IC笔试 -- 汇顶设计验证2018 补充知识： 线性反馈移位寄存器(LFSR) 卡诺图化简 格雷码和二进制码互相转换 verilog运算优先级 verilog组合逻辑产生 ...
数字IC笔试题 ——Cadence前端设计2018
数字IC笔试题 ——Cadence前端设计2018 @ 目录 数字IC笔试题 ——Cadence前端设计2018 补充知识1-fork join/join_any/join_none 补充知识2-DFT 比较好的题 ...
IC设计的前端和后端(转)
IBM工程师培训的时候，讲到了一个IC设计前端、后端的概念，虽然我们参赛的内容主要是做应用，但面临读研方向的选择，还是到网上找了点资料，了解了一下。 在EDNChina论坛上有一篇帖子：什么是IC前端设计和后端设计?区别有是什么? http://bbs.ednchina.com/?url ...