Verilog实现双向流水灯
实现一个双向流水灯，从右往左流动，到最左边时，再从左边往右流动，然后再从右边开始流动，如此不断反复。灯亮、间隔时间都为0.2s，本实验共有四个LED灯，从左到右依次为LED[3]、LED[2]、LED[1]、LED[0]，FPGA输出低电平点亮。 实现思路： 1. 定义一个0.2s的计数器 ...
原文：【接口时序】2、Verilog实现流水灯及与C语言的对比
一 软件平台与硬件平台 软件平台： 操作系统：Windows . 开发套件：ISE . 仿真工具：ModelSim . SE 硬件平台： FPGA型号：XC SLX CSG 二 原理介绍 我的开发板上有 个LED灯，原理图如下： 由原理图可知仅当FPGA的对应管脚输入低电平时LED才会亮，流水灯的效果可以轮流让四个对应管脚输出低电平来产生。 三 目标任务 编写四个LED流水的Verilog代码并用 ...
2018-08-12 17:05 0 1638 推荐指数：
相关推荐
永远的流水灯(Verilog)
1. 为了更好地学习FPGA和深入理解Verilog语法，首先从最简单的流水灯做起。虽然简单，但是也包含了不少知识。通过这次实验项目，可以了解开发软件的使用及Verilog的编程方法，熟悉模块化设计的方法。 2. 该项目主要实现的功能为： （1）10位的流水灯 （2）中间两个led灯每隔 ...
verilog基础---流水灯
的verilog语言完成该程序，设计并控制8个灯的花式或循环点亮。具体功能要求如下： 上电后，实现左移和右移交 ...
【接口时序】7、VGA接口原理与Verilog实现
2、 VGA接口 3、 液晶显示器 二、 原理介绍 VGA（Video ...
FPGA之verilog流水灯小程序
同样话不多说直接上代码： //自己修改过的流水灯，从板子上的led4亮到led1，延迟改为了2smodule led_water( led, clk, rst_n ); // 模块名及端口参数 ...
【接口时序】6、IIC总线的原理与Verilog实现
一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE 、Chip ...
【接口时序】4、SPI总线的原理与Verilog实现
一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE ...
【接口时序】5、QSPI Flash的原理与QSPI时序的Verilog实现
一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE ...