目标反射回波检测算法及其FPGA实现 之二：互相关/卷积/FIR电路的FPGA实现
目标反射回波检测算法及其FPGA实现之二： 互相关/卷积/FIR电路的FPGA实现 前段时间，接触了一个声呐目标反射回波检测的项目。声呐接收机要实现的核心功能是在含有大量噪声的反射回波中，识别出发射机发出的激励信号的回波。我会分几篇文章分享这个基于FPGA的回波识别算法的开发过程和原码 ...
原文：目标反射回波检测算法及其FPGA实现（准备篇）： 用Verilog-HDL状态机控制硬件接口
基于FPGA的目标反射回波检测算法及其实现 准备篇 ：用Verilog HDL状态机控制硬件接口 前段时间，开发了一个简单的目标反射回波信号识别算法，我会分几篇文章分享这个基于FPGA的回波识别算法的开发过程和原码，欢迎大家不吝赐教。 工欲善其事，必先利其器 ，调试FPGA上的数字信号处理算法，最直接的办法是进行行为仿真 前仿 。但有时想通过testbench产生验证算法所需的特定激励信号，并不是 ...
2018-08-03 16:21 0 822 推荐指数：
相关推荐
目标反射回波检测算法及其FPGA实现 之一：算法概述
目标反射回波检测算法及其FPGA实现之一：算法概述 前段时间，接触了一个声呐目标反射回波检测的项目。声呐接收机要实现的核心功能是在含有大量噪声的反射回波中，识别出发射机发出的激励信号的回波。我会分几篇文章分享这个基于FPGA的回波识别算法的开发过程和原码，欢迎大家不吝赐教。以下原创内容 ...
目标反射回波检测算法及其FPGA实现 之三：平方、积分电路及算法的顶层FPGA实现
目标反射回波检测算法及其FPGA实现之三： 平方、积分电路及算法的顶层FPGA实现 前段时间，接触了一个声呐目标反射回波检测的项目。声呐接收机要实现的核心功能是在含有大量噪声的反射回波中，识别出发射机发出的激励信号的回波。我会分几篇文章分享这个基于FPGA的回波识别算法的开发过程和原码 ...
FPGA 状态机-序列检测器verilog
实现功能：检测出串行输入数据4位Data二进制序列0101，当检测到该序列的时候，out=1，否则out=0 （1）给出状态编码，画出状态图 （2）门电路实现 （3）verilog实现 首先规定Q3Q2Q1为刚输入的三位数，接下来要输入的数是A,Z为输入A以后的状态机的输出结果，则可以画出 ...
基于verilog实现数据检测-基于状态机的数据检测
对于发送端发送送来的数据流，我们需要检测出其帧头来判断一帧的开始，从而开始接收数据。 本人采用了接收1011010码流的例子来讲解如何实现数据流的检测。 首先，先画好接收码流的状态图： 这里做下简单的解释：当前数据为0时，一直等待1的到来，1到后跳转S1状态（已检测数据 ...
verilog之状态机
verilog之状态机设计 1、状态机的原理 状态机，就是基于状态变化而设计的硬件模块，是一种常见的设计思路。掌握状态机的使用，是初步建立复杂逻辑设计能力的开始。所谓的状态机，和高级语言程序的流程图十分类似，具有逐步执行，步步递进的特点。由于硬件的特殊性，一般的状态机都是闭环的，要求能够回到 ...
Verilog -- 状态机
Verilog -- 状态机 参考： https://blog.csdn.net/woshiyuzhoushizhe/article/details/95866063 https://blog.csdn.net/qq_34070723/article/details/100737225 ...
FPGA 序列检测器（上篇）—— 使用摩尔状态机实现
前几天参加了一场面试，选择题净是关于实际开发的关键知识，对于没有项目经验的我而言，完全不知所云。在看不到成功的希望的同时，最后的序列检测本应该是手到擒拿，结果以翻车结束。这里吃一堑长一智，避免下次出现类似的悲剧。 题目是检测序列 11001，使用三段时状态机： 这里约定以下信号， 时钟 ...