RTL基本知识：VCD内部解剖
VCD(ValueChange Dump)是用ASCII记录了被选择信号在仿真过程中的变化情况,同时还记录了一些测试向量生成时的仿真信息,例如仿真时间精度等.目前常用的VCD主要有两种格式: 四值格式:记录了信号的数值变化情况,这里的数值仅包含0,1,x,z,不包含相关信号强度的信息; 扩展 ...
原文：RTL基本知识：逻辑强度模型(Logic Strength Model)
本文主要介绍HDL语言中常用的逻辑强度模型,并且以Verilog示例为主,最后介绍VHDL中常用的各种逻辑值系统.Verilog中提供了大量的模型用于模拟具体的硬件电路,例如and,or,nmos等,同时为了更加精确的模拟具体的电路信号强弱变化情况 信号的传输 充放电等行为,依据信号的逻辑强度模型,用不同的信号强度描述信号在电路传输中的状态,用以进一步提高仿真的精确度,特别是对于分析多种驱动来源同 ...
2018-07-29 11:16 0 1243 推荐指数：
相关推荐
RTL基本知识：关于disable fork的误解
分析说明: initial"块"在仿真开始时执行,开启进程procedure_0,创建一个对应的可执行的线程.该进程中开启了5个进程(ini_p ...
thinkphp模型层Model、Logic、Service讲解
thinkphp模型层Model、Logic、Service讲解 时间：2014-08-24 15:54:56 编辑：一切随缘 文章来源：php教程网 已阅读：771 次 js特效源码，就从 ...
【基本知识】CLB、Slice、logic cell、LUT...
逻辑资源： 以Xilinx-SPARTAN6-XC6SLX25为例 LC ---Logic Cell---逻辑单元 首先介绍概念最简单的逻辑单元，Logic Cell是Xilinx定义的一种标准，用于确定不同系列器件的“大小”。而在所有器件中，LC与LUT ...
【基本知识】CLB、Slice、logic cell、LUT...
逻辑资源： 以Xilinx-SPARTAN6-XC6SLX25为例 LC ---Logic Cell---逻辑单元 首先介绍概念最简单的逻辑单元，Logic Cell是Xilinx定义的一种标准，用于确定不同系列器件的“大小”。而在所有器件中，LC与LUT ...
RTL基本知识：惯性延迟和传输延迟
1 基本概念 在数字实现过程中，延迟一般有以下几种： 分布式延迟（Distributed Delays） 一般用来指定模块内部信号通过逻辑单元或者线网耗费的时间。 模块路径延迟（Module Path Delays） 模块路径一般指从源（输入端口或者输入输出端口）到目的（输出端口 ...
RTL基本知识：奇数分频器
【设计要求】 实现占空比为50%的奇数分频器(示例以三分频为例). 【原理分析】 在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟进行分频、倍频以及特定相移等,但是对于时钟要求不高的逻辑,特别是在仿真过程中,使用硬件描述语言 ...
RTL基本知识：参数三姐妹-parameter-localparam-specparam
在Verilog中，parameter既不属于变量范畴也不属于线网范畴，经常用来定义一个标志符代表一个常量，所以参数的值在仿真运行的过程中不能进行修改。但是通过使用参数，可以提高程序的可读性、可复用 ...