TMS C 外部存储器DDR 硬件设计以及软件调试 文章主要介绍了一下，TMS C DSP的DDR 的硬件设计需要注意的问题以及相应的软件调试的问题。 作者:jiangwenj 转载请注明 一 硬件设计 本设计参考TI公司的样板设计，在样板的基础上，为了节约成本和空间，删除了DDR 的ECC。只留下 片Samsung公司的K B G G，总内存为 MB。DDR 拥有 等多个数据传输频率，设计使用 ...
2018-07-05 23:06 0 1248 推荐指数：
一、板卡概述 该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TI DSP TMS320C6678和一片Xilinx FPGA K7 XC72K325T-1ffg900。包含1个千兆网口，1个FMC HPC接口。可搭配使用AD FMC子卡、图像FMC子卡等，用于软件无线电系统，基带 ...
基于TI DSP TMS320C6678、Xilinx K7 FPGA XC72K325T的高速数据处理核心板 一、板卡概述 ...
一、板卡概述 该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TI DSP TMS320C6678和一片Xilinx FPGA K7 XC72K325T-1ffg900。包含1个千兆网口，1个FMC HPC接口。可搭配使用AD FMC子卡、图像FMC子卡等，用于软件无线电系统，基带 ...
FPGA DDR3调试 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块，并通过 MIG 的 GUI 图形界面完成相关配置。 首先，建立ISE工程 ...
DDR3调试总结 本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立 ...
一、硬件设计 1、DDR3颗粒一侧，控制线、地址线线序不能交换； 2、DDR3颗粒一侧，数据线可随意交换； 3、FPGA一侧，控制线、地址线、数据线均有专用引脚，需全部按要求连接。 这样一是为了硬件布线能通，二是保证了FPGA分配引脚时不会乱，按照专用引脚规定的分配即可 ...
本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试 ...
最近针对黑金的光纤开发板上的DDR3进行了代码学习及板级调试。该模块功能流程已经搞清楚，以后针对DDR3的控制模块可以直接修改调用了，哦也！ 有几个需要注意的细节列举如下： （1）整个DDR3控制模块的架构要清楚，方便以后使用（数据的产生源和消耗源）； 首先说明整个DDR3的工程模块 ...
