Altera三速以太网IP核使用（上篇）之快速仿真
对于比较高级的ip核，altera一般都会提供仿真案例，网上有关于这个IP核的各种仿真方法，但都比较繁琐，前几日，朋友跟我分享了一个比较快速高效的仿真方法，这个方法也是他摸索折腾了一段时间才总结出来的，在此，也谢谢他这种毫无保留的分享奉献精神，估计此套方法可以针对Altera的大多数复杂ip ...
原文：Altera三速以太网IP核使用（下篇）之千兆网接口设计与使用
MAC IP核的主要作用是：实现数据链路层协议，分为TX方向与RX方向，TX方向实现的是在原包文的前面加上 个 和 个D ，RX方向则相反。在使用这个 MAC IP核之前，首先确认下自己使用的网卡是支持千兆网卡还是百兆网卡，我自己的电脑是百兆网卡，百兆网卡只支持百兆速率的传输，要按照百兆网卡进行管脚配置。 管脚配置 根据数据手册P P 进行硬件管脚引出： 千兆网连接模式 千兆网的PHY芯片数据接 ...
2018-07-03 17:01 40 4352 推荐指数：
相关推荐
【小梅哥FPGA进阶学习之旅】基于Altera FPGA 的DDR2+千兆以太网电路设计
DDR2电路设计 在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR、DDR2、DDR3型SDRAM存储器，DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持 ...
浅析Xilinx 三速以太网MAC IP核（仿真篇）
之前在使用Altera的三速以太网MAC IP的基础上，完成了UDP协议数据传输。此次为了将设计移植到xilinx FPGA上，需要用到xilinx的三速以太网MAC IP核，当然也可以自己用HDL编写，但必须对数据链路层协议有非常清晰的认识。以下是在使用xilinx 三速以太网MAC过程中 ...
FPGA设计千兆以太网MAC（2）——以太网协议及设计规划
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测，验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前，要先清楚MAC与PHY之间的接口以及以太网协议细节，这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac. ...
千兆以太网（6）：以太网接口详细介绍（转）
原文链接：https://blog.csdn.net/silent123go/article/details/70147287 原文作者：o倚楼听风雨o --------------------- ...
FPGA之千兆网接口设计与使用(不调用IP核，适用于Alter与Xilinx，简单粗暴实现udp协议封装)
之前基于Alter平台写了调用IP核实现千兆网接口设计的功能，但是其实觉得不是特别的方便，毕竟现在的工作都是vivado跟Quartus来回切，有关三速以太网的IP核设置也比较麻烦，因此想到了这个一劳永逸的办法，就是不调用IP核，自己设计代码来实现，可以在任何开发平台迅速应用 ...
基于FPGA的千兆以太网的实现
一、简介 一般来说，我们要将 FPGA 板子上采集的数据传输到 PC 端有多种方式，如 UART、USB、千兆网、光纤、PCIe等手段，感觉还是千兆网传输的性价比最高，实现上不是很难，传输速率也比较快。以太网的分类有标准以太网（10Mbit/s），快速以太网（100Mbit/s）和千兆 ...
【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片
原创博客，转载请注明出处：【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片 - 没落骑士 - 博客园 https://www.cnblogs.com/moluoqishi/p/9118283.html 一、前言 本文设计思想采用 ...