以太网PHY 芯片之 MII/MDIO接口详解
本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。 MII接口提供了MAC与PHY之间、PHY与STA(Station ...
原文：【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片
原创博客，转载请注明出处： 重新发布，代码开源 FPGA设计千兆以太网MAC 通过MDIO接口配置与检测PHY芯片 没落骑士 博客园 https: www.cnblogs.com moluoqishi p .html 一 前言 本文设计思想采用明德扬至简设计法。以太网这一高效实用的数据传输方式应用于各个领域，如网络交换设备，高速网络相机等。虽然各FPGA厂商都提供MAC IP核，但大多收费，有时无 ...
2018-06-05 14:50 1 5638 推荐指数：
相关推荐
以太网学习（三）——FPGA的MAC与PHY芯片之间的接口，以及RGMII接口时序
主要有SMII, MII, RMII, GMII, RGMII这几种接口，其中SMII是串行的接口，引脚最少。 MII接口 通信速率10M/100M（百兆以太网的通信接口） ETH_RXC：PHY侧输出给MAC的以太网的接受时钟 ETH_RXDV：PHY侧输出给MAC ...
FPGA设计千兆以太网MAC（2）——以太网协议及设计规划
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测，验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前，要先清楚MAC与PHY之间的接口以及以太网协议细节，这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac ...
网口扫盲三:以太网芯片MAC和PHY的关系
问:如何实现单片以太网微控制器? 答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下 ...
网口扫盲三:以太网芯片MAC和PHY的关系
问：如何实现单片以太网微控制器? 答：诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片，这样能去掉许多外接元器件。这种方案可使MAC和PHY实现很好的匹配，同时还可减少引脚数、缩小芯片面积，单片以太网微控制器还降低了功耗，特别是在采用掉电模式 ...
网口扫盲三:以太网芯片MAC和PHY的关系
转载：http://www.cnblogs.com/jason-lu/articles/3195473.html 问:如何实现单片以太网微控制器? 答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC ...
FPGA设计千兆以太网MAC（3）——数据缓存及位宽转换模块设计与验证
本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。 该模块核心是利用异步FIFO进行跨时钟域处理，位宽转换 ...
以太网PHY和MAC
以太网PHY和MAC对应OSI模型的两个层——物理层和数据链路层。 物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口（RGMII / GMII / MII）。 数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制 ...