Verilog基础知识0（`define、parameter、localparam三者的区别及举例）
1、概述 `define：作用 -> 常用于定义常量可以跨模块、跨文件; 范围 -> 整个工程; parameter： 作用 -> 常用于模块间参数 ...
原文：RTL基本知识：参数三姐妹-parameter-localparam-specparam
在Verilog中，parameter既不属于变量范畴也不属于线网范畴，经常用来定义一个标志符代表一个常量，所以参数的值在仿真运行的过程中不能进行修改。但是通过使用参数，可以提高程序的可读性 可复用性和可维护性。目前常用的参数主要分为两大类：module参数 parameter和localparam 和specify参数 specparam 。 虽然参数使用起来较为方便，但是在使用参数时还需要注意 ...
2018-05-25 22:29 0 2512 推荐指数：
相关推荐
RTL基本知识：VCD内部解剖
VCD(ValueChange Dump)是用ASCII记录了被选择信号在仿真过程中的变化情况,同时还记录了一些测试向量生成时的仿真信息,例如仿真时间精度等.目前常用的VCD主要有两种格式: 四值格 ...
RTL基本知识：关于disable fork的误解
分析说明: initial"块"在仿真开始时执行,开启进程procedure_0,创建一个对应的可执行的线程.该进程中开启了5个进程(ini_p ...
RTL基本知识：逻辑强度模型(Logic Strength Model)
本文主要介绍HDL语言中常用的逻辑强度模型,并且以Verilog示例为主,最后介绍VHDL中常用的各种逻辑值系统.Verilog中提供了大量的模型用于模拟具体的硬件电路,例如and,or,nmos等, ...
RTL基本知识：惯性延迟和传输延迟
1 基本概念 在数字实现过程中，延迟一般有以下几种： 分布式延迟（Distributed Delays） 一般用来指定模块内部信号通过逻辑单元或者线网耗费的时间。 模块路径延迟（Module ...
RTL基本知识：奇数分频器
【设计要求】 实现占空比为50%的奇数分频器(示例以三分频为例). 【原理分析】 在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟 ...
RTL基本知识：阻塞赋值与非阻塞赋值
0 丑话说在前边 RHS：运算符（= or <=）右侧的表达式 LHS：运算符（= or <=）左侧的表达式 竞争（Race Condition）：在同一仿真时间槽（time-slo ...
[转]Verilog 中 define parameter localparam的区别
`define：可以跨模块的定义； parameter：本module内有效的定义，可用于参数传递； localparam：本module内有效的定义，不可用于参数传递；localparam cannot be used within the module port parameter ...