FPGA基础学习(1) -- FFT IP核（Quartus）
为了突出重点，仅对I/O数据流为steaming的情况作简要说明，以便快速上手，有关FFT ip核模型及每种设置详细介绍请参考官方手册FFT MegaCore Function User Guide。 1 配置 在FFT Megacore Function中选择“parameterize ...
原文：从Xilinx FFT IP核到FPGA实现OFDM
笔者在校的科研任务，需要用FPGA搭建OFDM通信系统，而OFDM的核心即是IFFT和FFT运算，因此本文通过Xilinx FFT IP核的使用总结给大家开个头，详细内容可查看官方文档PG 。关于OFDM理论背景，可参考如下博文：给 小白 图示讲解OFDM的原理 CSDN博 https: blog.csdn.net madongchunqiu article details 我们直接来看看FFT ...
2018-05-24 18:29 9 3376 推荐指数：
相关推荐
Xilinx FPGA时钟IP核注意事项
问题：Xilinx FPGA时钟IP核的最低频率为4.687MHz，那要如何实现一个256KHz的时钟呢？ 方法：可实例化一个4.96MHz的时钟，然后16倍分频即可。 注意：4.96MHz采用16倍分频，与40.96MHz采用160倍分频，效果上虽然一样，但是，其他各类IP核的时延却不 ...
FPGA实现IP核之PLL实验
PLL的英文全称是Phase Locked Loop，即锁相环，是一种反馈控制电路。 PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。对于一个简单的设计来说，FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成 ...
Xilinx RAM IP核的使用
背景 RAM和ROM也是类似的，由于这也是常用的IP核，所有完全有必要在这里记录一下，以后用到了实际后，再补充到实际工程中。随机存储器（RAM），它可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元，且读写的速度与存储单元在存储芯片的位置无关。RAM主要用来存放程序及程序执行 ...
FPGA之千兆网接口设计与使用(不调用IP核，适用于Alter与Xilinx，简单粗暴实现udp协议封装)
之前基于Alter平台写了调用IP核实现千兆网接口设计的功能，但是其实觉得不是特别的方便，毕竟现在的工作都是vivado跟Quartus来回切，有关三速以太网的IP核设置也比较麻烦，因此想到了这个一劳永逸的办法，就是不调用IP核，自己设计代码来实现，可以在任何开发平台迅速应用 ...
Xilinx IP核使用(一)--FIFO
今天在将SRIO的数据存入FIFO后，然后把FIFO中的数据不断送入FFT进行运算时，对于几个控制信号总产生问题。所以单独对FIFO进行了仿真。原来感觉FIFO的几个参数端口一目了然啊，还需要什么深入了解吗，在实验发生问题才知道当时的想法多么幼稚啊。 下面对xilixn FIFO核 ...
xilinx VDMA IP核使用
VDMA实用配置说明 VDMA是通过AXI Stream协议对视频数据在PS与PL端进行搬运，开发者无需关注AXI Stream协议，在BlockDe ...
Xilinx FFT IP v9.0 使用
是执行时可配置的，可随帧改变，改变变换点数会复位FFT ip核。 有四种可选择的FFT的实现架构： ...