原文:verilog 条件编译命令`ifdef、`else、`endif 的应用

摘自夏宇闻 verilog设计教程 一般情况下,Verilog HDL源程序中所有的行都将参加编译。但是有时希望对其中的一部分内容只有在满足条件才进行编译,也就是对一部分内容指定编译的条件,这就是 条件编译 。有时,希望当满足条件时对一组语句进行编译,而当条件不满足是则编译另一部分。 条件编译命令有以下几种形式: ifdef 宏名 标识符 程序段 else 程序段 endif 它的作用是当宏名已 ...

2018-05-11 17:35 0 1403 推荐指数:

查看详情

#ifdef、#ifndef、#else、#endif执行条件编译

我们开发的程序不只在pc端运行,也要在移动端运行。这时程序就要根据机器的环境来执行选择性的编译,如对PC端编译PC端的程序,对移动端编译移动端的程序,这里我们就可以用两组条件编译。 #ifdef #endif #ifndef #endif ...

Tue Mar 21 07:26:00 CST 2017 0 3816
史上最全条件编译解析 #ifdef #ifndef #undef #else #endif

C语言和C++语言程序中广泛存在着#ifdef或#ifndef等条件编译语句,本篇就系统介绍下他们的用法。 这几个宏是为了进行条件编译。一般情况下,源程序中所有的行都参加编译。但是有时希望对其中一部分内容只在满足一定条件才进行编译,也就是对一部分内容指定编译条件,这就是“条件编译”。有时,希望 ...

Fri Dec 27 20:00:00 CST 2013 4 2580
条件编译#ifdef 和#endif

转于http://blog.csdn.net/fly_yr/article/details/39964035 C++中 #ifdef 和#endif的作用 一般情况下,源程序中所有的行都参加编译。但是有时希望对其中一部分内容只在满足一定条件才进行编译,也就是对一部分内容指定编译条件,这就 ...

Wed Oct 14 01:32:00 CST 2015 0 5584
(转)C语言的条件编译#if, #elif, #else, #endif、#ifdef, #ifndef

有些程序在调试、兼容性、平台移植等情况下可能想要通过简单地设置一些参数就生成一个不同的软件,这当然可以通过变量设置,把所有可能用到的代码都写进去,在初始化时配置,但在不同的情况下可能只用到一部分代码,就没必要把所有的代码都写进去,就可以用条件编译,通过预编译指令设置编译条件,在不同的需要时 ...

Sat May 27 21:49:00 CST 2017 0 3558
#ifdef #else #endif 的用法

的说明,在这里就不详述了。这里主要是对条件编译(#ifdef,#else,#endif,#if等)进行说 ...

Thu Dec 19 18:52:00 CST 2013 0 3407
预处理命令使用详解----#if、#endif、#undef、#ifdef、#else、#elif

预处理命令 在接触#if、#undef这类预处理指令前,大部分都都接触过#define、#include等预处理命令,通俗来讲预处理命令的作用就是在编译和链接之前,对源文件进行一些文本方面的操作,比如文本替换、文件包含、删除部分代码等,这个过程叫做预处理(在编译之前对源文件进行简单加工 ...

Tue Mar 19 03:29:00 CST 2019 1 3146
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM