RTL基本知识：VCD内部解剖
VCD(ValueChange Dump)是用ASCII记录了被选择信号在仿真过程中的变化情况,同时还记录了一些测试向量生成时的仿真信息,例如仿真时间精度等.目前常用的VCD主要有两种格式: 四值格 ...
原文：RTL基本知识：关于disable fork的误解
分析说明: initial 块 在仿真开始时执行,开启进程procedure ,创建一个对应的可执行的线程.该进程中开启了 个进程 ini process ini process ini process ini process 和ini process ,其中并没有哪个进程创建对应的可执行的线程,这 个进程顺序执行.在进程ini process 中开启了 个进程 bg process bg pr ...
2018-05-04 22:53 0 1546 推荐指数：
相关推荐
RTL基本知识：逻辑强度模型(Logic Strength Model)
本文主要介绍HDL语言中常用的逻辑强度模型,并且以Verilog示例为主,最后介绍VHDL中常用的各种逻辑值系统.Verilog中提供了大量的模型用于模拟具体的硬件电路,例如and,or,nmos等, ...
RTL基本知识：惯性延迟和传输延迟
1 基本概念 在数字实现过程中，延迟一般有以下几种： 分布式延迟（Distributed Delays） 一般用来指定模块内部信号通过逻辑单元或者线网耗费的时间。 模块路径延迟（Module ...
RTL基本知识：奇数分频器
【设计要求】 实现占空比为50%的奇数分频器(示例以三分频为例). 【原理分析】 在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟 ...
RTL基本知识：参数三姐妹-parameter-localparam-specparam
在Verilog中，parameter既不属于变量范畴也不属于线网范畴，经常用来定义一个标志符代表一个常量，所以参数的值在仿真运行的过程中不能进行修改。但是通过使用参数，可以提高程序的可读性、可复用 ...
RTL基本知识：阻塞赋值与非阻塞赋值
0 丑话说在前边 RHS：运算符（= or <=）右侧的表达式 LHS：运算符（= or <=）左侧的表达式 竞争（Race Condition）：在同一仿真时间槽（time-slo ...
systemverilog中的wait fork和disable语句用法
wait fork ：等待当前进程所有子进程，但不包括子进程的子进程，执行完后才会往下执行。 上面的例子中，do_test需要等到exec1...exec4等4个子进程全部返回后才会返回到do_test的caller disable ...
ETL测试基本知识
一、ETL测试的重要性： ETL(Extract-Transform-Load的缩写，即数据抽取、转换、装载的过程)作为BI/DW（Business Intelligence）的核心和灵魂，能够按照 ...