原文:Modelsim中使用TCL脚本编写do文件实现自动化仿真

通常我们使用Modelsim进行仿真,是通过图形界面点点点来进行操作,殊不知Modelsim完美支持TCL脚本语言及批处理命令do文件。简单来说就是从你修改完代码后到你重新编译把需要的信号拉出来查看,现在只需要一个动作即可完成。大大提高了工作效率,博主之前也是点点点了好久,最后发现有这么好的仿真技巧,真是相见恨晚。 下面列举一些常见的TCL脚本命令 下面是博主经常用的仿真脚本模板,仿真新的工程只 ...

2018-04-01 11:13 0 2678 推荐指数:

查看详情

基于脚本modelsim自动化仿真笔记

  这里记录一下基于脚本modelsim自动化仿真的一些知识和模板,以后忘记了可以到这里查找。转载请标明出处:http://www.cnblogs.com/IClearner/ 。 一、基本介绍   这里介绍一下如何利用脚本调用modelsim进行自动化仿真,随笔前面先介绍一下前仿真,随笔 ...

Wed Aug 02 21:37:00 CST 2017 4 6812
QuestaSim自动化仿真do文件

一、编写基本的do文件 下面按照实际仿真的步骤来说明do文件中需要用到的各个tcl命令。 1、quit -sim ---- 退出原来的仿真工程; 2、cd ---- 设置工作目录的路径,就是仿真工程路径; 3、vlib work ---- 在工作目录下建立一个work目录,请注意不要用 ...

Sun May 07 06:44:00 CST 2017 0 2045
modelsim如何使用tcl脚本来写编译文件

对于modelsim进行仿真,可以通过GUI来进行仿真,当然更加快速的方法可以使用TCL脚本文件进行快速仿真Modelsim采用TCL脚本文件仿真的具体流程如下所示: 具体的操作步骤如下: 在进行modelsim仿真之前应先在工程目录下新建一个文件 ...

Thu Oct 27 17:54:00 CST 2016 0 2609
[数字芯片]SystemVerilog与Modelsim自动化仿真

简单Verilog编写数字电路的各个模块,必须伴随着一testbench文件用作仿真验证。简单的module当然可以使用简单的Verilog编写一个testbench进行简单的仿真,但一旦遇到功能较为复杂时,Verilog语言的灵活性不足C/C++这类语言。SystemVerilog作为一门针对 ...

Mon Mar 09 05:49:00 CST 2020 0 1447
利用do文件方式进行modelsim仿真

举例的工程是一个加法器,待测试功能模块是add.v,测试激励是tb_add.v,do文件是tb.do 下面直接附上主要步骤: (1)首先新建文件夹,如sim_add,在该文件夹下再新建3个文件夹,分别是:sim、tb、src sim:modelsim的工程文件存放,如tb.do tb:测试 ...

Mon Aug 21 18:54:00 CST 2017 0 3050
modelsim仿真do文件的写法技巧

ModelsimDO文件简介 网上的关于DO文件编写好像资料不多,比较杂,所以本人总结一下常用的简单语法,方便大家查看。其实本人也刚接触DO文件没多久,有纰漏很正常,欢迎指正批评,互相学习。PS:写得有点乱 还有一个值得注意的是 我在看到这篇文章的时候我正在仿真一个 ...

Mon Jan 14 21:34:00 CST 2013 0 18094
python自动化运维-编写rsync+sersync安装脚本实现文件实时同步

rsync+sersync组合可以实时监听目录的变化,实现实时同步数据。 具体安装教程可查看:http://www.osyunwei.com/archives/7447.html。 安装着实有些复杂,所以复杂的东西还是交给脚本吧 目标: 在文件目的服务器安装并配置rsync服务端 ...

Thu Dec 21 18:24:00 CST 2017 0 1340
vivado自动化tcl实现(更新中)

ug1197-vivado-high-level-productivity vivado中如何使用自动化工具进行设计?用过的项目有AD9361提供的官方例子中,使用自动化方式,可以借鉴。 ...

Wed Oct 17 17:23:00 CST 2018 0 787
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM