01_CYCLONE IV FPGA芯片资源的介绍
FPGA芯片资源的介绍 Cyclone IV FPGA系列简介: Cyclone® IV FPGA延续了Cyclone系列的传统——前所未有的同时实现了低功耗、高性能和低成本。Cyclone IV GX FPGA体系结构包括150K垂直排列的逻辑单元(LE)、以9-Kbit (M9K)模块 ...
原文：cyclone 10 FPGA与Cyclone IV 比较
Altera公司EP CE E C 与新出的 CL YE I G，两者焊盘一致，但两者的管脚有些不太一样： PIN EP CE E CL YE GND DIFFCLK p DIFFIO L p GND Column I O GND DPCLK GND DIFFIO T p GND 一些低成本FPGA对比： 型号 单价 资源 其他 M SCE I G . LE IO 单供电 内置flash CL ...
2018-03-28 11:25 0 3991 推荐指数：
相关推荐
Cyclone IV之DDR2设计
如今，在FPGA系统的设计中，系统的复杂度越来越高，对内存的要求也是越来越高。通常，综合体积、容量等考虑，DDR2已成为FPGA系统的首选。这里，就针对Cyclone IV系列FPGA的DDR2设计作一小结，对于其它系列的FPGA和DDR设计类似。 根据Cyclone IV的手册，在进行 ...
笔记之Cyclone IV 第一卷第一章FPGA 器件系列概述
因为本人用的黑金四代开发板，中央芯片采用ALTERA的cycloneIV E，所以就此器件阅读altera官网资料，并做相应的笔记，以便于以后查阅 Cyclone IV 器件系列具有以下特性：■ 低成本、低功耗的 FPGA 架构：■ 6 K 到 150 K 的逻辑单元■ 高达 6.3 Mb ...
使用Cyclone IV控制DDR2
根据你的DDR2手册配置好megacore，megacore会生成一个example top； 在quartus中运行megacore生成的xxx_pin_assignments.tcl，指定DDR ...
基于Cyclone IV的PLL重配置设计
---------------------------------------------- 作者：CrazyBingo --------------------------------------------- 基于Cyclone IV的PLL重配置设计 在实际项目应用中，由于系统 ...
FPGA--Cyclone中的时钟资源
转载至：https://www.cnblogs.com/zuilangsanshu/p/9888608.html FPGA芯片一般有好几组时钟引脚 CLK [0..N] [p，n]，我的理解是：首先，时钟必须由外部晶振通过CLK引脚输入到FPGA的时钟网络，至于选用哪一组CLK，主要看FPGA ...
三叔学FPGA系列之一：Cyclone V中的时钟资源
之前的项目中更多的是有师兄提供经验和帮助，追求的是快速上手，所以不管对于硬件电路设计，还是verilog电路编程，甚至是FPGA内部的资源，都没来得及系统地学习，最近在做算法到电路的实现，正好系统学习，将感悟记于此，如有错误，欢迎指出、讨论。 原创不易，转载请转原文 ...
altium designer应用技巧---cyclone IV代芯片底部焊盘问题
首先对于 altera 公司的FPGA芯片来讲，在cyclone III代以上，芯片的底部增加了一 个焊盘，很多工程师往往以为是散热用，其实不然，底部焊盘需要接地（altera手册上面 明确规定，The E144 package has an exposed pad ...