Altera FPGA管脚弱上拉电阻详细设置方法
Altera FPGA管脚弱上拉电阻的软件设置方法 在使用 Altera 的 FPGA 时候， 由于系统需求， 需要在管脚的内部加上上拉电阻。 Quartus II 软件中在 Assignment Editor 中可以设置。具体过程如下： 1、在菜单 Assignments 中选 ...
原文：关于XILINX芯片IO管脚的上拉电阻的疑问
XILINX的每个IO脚都有一个可选的可配上拉电阻功能，现在我在配置文件的UCF里使用了这个上拉电阻：语法如下：NET I key data LOC C IOSTANDARD LVCMOS pullup 但是，我现在不清楚的就是这个上拉电阻的阻值是多少呢 查找了资料，也没有交代这个阻值是多少呢 这是从Spartan E手册摘下的一页： 不能说Xilinx芯片的内置电阻是多少，各系列是不同的，上下 ...
2018-02-06 19:54 0 928 推荐指数：
相关推荐
上拉电阻与下拉电阻
1 基础知识 1.1 三极管 三极管的类型有两种：PNP与NPN 三极管的简化理解： 基极（B）是一个开关， 当开关打开时，集电极（C）与发射极（E）就导通了； 当开关闭合时，集 ...
Xilinx Spartan 6 管脚分配（转）
1. Spartan-6系列封装概述 Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 ...
上拉电阻与下拉电阻
上拉电阻与下拉电阻 1 基础知识 1.1 三极管 三极管的类型有两种：PNP与NPN 三极管的简化理解： 基极（B）是一个开关， 当开关 ...
上拉电阻和下拉电阻
简介 在数字逻辑电路中，一个信号不是0，就是1。正是因为这样，数字电路的设计才简单，可靠。 通常，用电压5v（或者接近5V）代表 on 开状态，代表高电平，对应状态 1。用电压0v （或 ...
单片机IO口按键电路理解，上拉电阻
，所以io电位近似为0，所以输入缓冲器采到的是低。 上拉电阻，选择要看电路能承载的电流，在忽略内部电阻的情 ...
电阻（4）之上拉电阻与下拉电阻详解
原文地址点击这里： 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同 ...
上拉电阻、下拉电阻的原理和作用
输出的搞电平值。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上， ...