DSP c6678的启动方式
C6678是多核处理器，有8个核。每个核都有其独立的32KB的L1P，32KB的L1D以及512KB的L2，此外8个核还有4M的共享的MSM，接口资源包括SRIO，PCIe,Hyperlink,Gigabit Ethernet(GbE),EMIF,TSIP,UART,I2C,SPI接口。针对 ...
原文：C6678的PLL模块设置
这部分讲解的是Main PLL和 PLL Controller的配置，主要介绍怎样提供DSP核 C X CorePac需要的工作时钟 C 除了Main PLL，还有 DDR PLL PASS PLL。 Keystone 架构 C : Main PLL and PLL Controller结构图： CLKIN 是提供的参考时钟，即输入时钟，经过Main PLL后时钟输出为 PLLOUT，再输入到PL ...
2018-01-31 22:53 0 1294 推荐指数：
相关推荐
关于C6678的网口问题
1、C6678 Keystone1架构的GbE switch subsystem如图所示： 2、从图中可以看到MAC层与物理层PHY芯片的连接接口是由SGMII+SerDES构成，SGMII是以太网MAC与PHY之间的媒体接口，SerDES为可编程的串行接口，为差分输入输出。 3、网上 ...
CPU缓存学习及C6678缓存使用总结（知识归纳）
作者注： 1.本篇博客内容是本人在学习cpu缓存原理时进行的学习总结，参考了多处相关资源（书籍，视频，知乎回答等），参考出处标注在内容最后。 2.由于 ...
基于单XCVU9P+双DSP C6678的双FMC接口 100G光纤传输加速计算卡
一、板卡概述 板卡包括一片Xilinx FPGA XCVU9P,两片 TI 多核DSP TMS320C6678及其控制管理芯片CFPGA.设计芯片满足工业级要求。 FPGA VU9P 需要外接4路QSFP+(100Gbps)及其两个FMC HPC接口。DSP需要外接两路千兆以太网 ...
C6678->SRIO和Virtex6->FPGA
设计的板子到了SRIO调试阶段了，在板子上，一片V6和两片6678通过4XSRIO互联，中间没有Switch，总算搞定了相互之间的通信。 首先，感谢Ti论坛提供的SRIO程序范例，但是其硬件平台是EVM板，更多的只能用于loopback测试，但是可以在其基础上修改。 1.初始化DSP ...
FPGA中PLL模块的使用注意事项
在FPGA各个大小项目中，PLL是一个关键的部分。它可以进行分频和倍频，还可以产生一定的相位差。它比定时器计数分频的好处在于，它稳定，没有产生毛刺，噪声。 但是PLL启动到稳定需要一定的时间，PLL稳定后供给后面模块计数需要一定的时间。 常用的设计思路 ...
SRIO调试（C6678->SRIO和Virtex6->FPGA）
C6678->SRIO和Virtex6->FPGA 设计的板子到了SRIO调试阶段了，在板子上，一片V6和两片6678通过4XSRIO互联，中间没有Switch，总算搞定了相互之间的通信 ...
数字PLL,什么是数字PLL
来源：http://www.elecfans.com/baike/bandaoti/bandaotiqijian/20100323203306.html 数字PLL,什么是数字PLL 数字PLL PLL的概念 我们所说的PLL,其实就是锁相环路，简称为锁相环。许多电子设备要正常工作 ...