uvm_tlm——TLM1事务级建模方法（一）
TLM（事务级建模方法，Transaction-level modeling）是一种高级的数字系统模型化方法，它将模型间的通信细节与函数单元或通信架构的细节分离开来。通信机制（如总线或者FIFO）被建模成信道，并且以SystemC接口类的形式向模块呈现。事务请求一般在调用这些信道模型的接口函数 ...
原文：uvm_analysis_port——TLM1事务级建模方法（二）
UVM中的TLM 端口，第一类是用于uvm driver 和uvm sequencer连接端口，第二类是用于其他component之间连接的端口，如uvm monitor和uvm scoreboard。首先让我们看第二类。首先来看uvm analysis port。 我们可以看到所有的类都是继承自uvm port base uvm tlm if base T,T 。uvm analysis im ...
2017-12-20 21:15 0 1293 推荐指数：
相关推荐
uvm_tlm_analysis_fifo的用法
uvm_tlm_analysis_fifo的用法 ...
uvm通信-uvc通信方式三之uvm_tlm_fifo & uvm_tlm_analysis_fifo
注1:采用fifo,用户可以不用定义put/get/write等函数或任务; 1.uvm_tlm_analysis_fifo(参数化的类) (1) uvm_tlm_analysis_fifo中的*_export,虽然名字中有export,但是本质上都是IMP ...
uvm通信-uvc通信方式二之analysis_port/export/imp
1.analysis端口(ap与imp) (1) analysis_port和analysis_export其实与put和get系列端口类似,都用于传递transaction; (2) 一个analysis_port/analysis_export可以和多个IMP相连进行通信,但是IMP的类型 ...
uvm设计分析——tlm
tlm模块，用来在不同模块之间实现实时通信，主要基于两个定义在通信双方的port类来实现。 两个port之间，通过connect函数，来拿到双方的class指针，进而调用对方的function。 但是uvm规定，控制流(调用function与被调用方)只能按一定的方向来执行 ...
UVM中的regmodel建模(一)
UVM中的regmodel继承自VMM的RAL（Register Abstract Layer），现在可以先将寄存器模型进行XML建模，再通过Synopsys 家的工具ralgen来直接生成regmodel，提供后门访问，十分方便。 寄存器模型建模： 1）定义一个 ...
UVM中的regmodel建模(二)
UVM的寄存器模型，对一个寄存器bit中有两种数值，mirror值，尽可能的反映DUT中寄存器的值。expected值，尽可能的反映用户期望的值。 几种常用的操作： read/write：可以前门访问也可以后门访问，如果在env的顶层定义过uvm_auto_predict(1)，则UVM会在 ...
uvm中uvm_event的方法
uvm_enent的方法有wait_on、wait_off、wait_trigger、wait_ptrigger、get_num_waiters、 1.wait_on:等待事件第一次被触发； 2.wait_off:如果事件已经被触发且保持on的状态，这个任务等待通过调用reset关闭 ...