FPGA功能仿真，门级仿真，后仿真的区别
前言 分清楚各种仿真间的关系，工具采用quartus prime16.0，仿真工具采用modelsim10 ae版；项目：led_display; 流程 1.RTL行为级仿真：也叫功能仿真，这个阶段的仿真可以用来检查代码中的语法错误以及代码行为的正确性，其中不包括延时信息。如果没有实例化一些 ...
原文：FPGA中的“门”
逻辑门 在ASIC的世界里，衡量器件容量的常用标准是等效门。这是因为不同的厂商在单元库里提供了不同的功能模块，而每个功能模块的实现都要求不同数量的晶体管。这样在两个器件之间比较容量和复杂度就很困难。 解决的办法是给 每个功能赋予一个等效门数值，就比如 A功能模块等价于 个等效门，B功能模块等价于 个等效门 。下一步就是统计每个功能模块，把他们转换成相应的等效门值，把这些值相加，然后就可以自豪的公 ...
2017-12-20 08:55 0 1266 推荐指数：
相关推荐
FPGA中的面积优化
FPGA中的面积优化 一、优化的意义 面积优化，就是在实现预定功能的情况下，使用更小的面积。通过优化，可以使设计能够运行在资源较少的平台上，节约成本，也可以为其他设计提供面积资源。 二、操作符平衡 对于复杂逻辑操作，输入到输出的对称性越好，往往中间逻辑就越少，面积越小。一般优化中，可以将不 ...
FPGA中如何实现除法？
摘自:《xilinx FPGA 开发实用教程》 1）被除数重复的减去除数，直到检测到余数小于除数为止,优点：对于除数与被除数相差较小的情况下合适 2）通过如下图片方式实现+状态机。优点：挺好的自己用硬件实现的方法 3）通过FPGA自带的DSP实现，即直接使用"/"，优点：速度快 ...
FPGA中的时序分析（五）
时序约束实例详解 本篇博客结合之前的内容，然后实打实的做一个约束实例，通过本实例读者应该会实用timequest去分析相关的实例。本实例以VGA实验为基础，介绍如何去做时序约束。 首先VG ...
FPGA中的仿真
在进行FPGA工程开发中，都会接触到仿真这个环节。FPGA开发一定要仿真，要养成仿真的习惯。 很多初学者或者学艺不精的工程师都比较排斥仿真。 但是，仿真真的很重要！ 仿真可以让设计者能够很快知道模块输出值是否正确。说到这，就有读者想问，直接上板子不是更快吗？如果你以后的工作都是 ...
FPGA中<=和<的区别
在一个always块中，阻塞型赋值语句操作完成后才允许其它语句执行，这样容易产生一个问题：当等号= 右端操作符在另一个always块中是左边变量时，两个赋值操作就是同时进行的！ 非阻塞型赋值的操作符是<=,非阻塞型赋值语句的名称由来是因为非阻塞型赋值的操作在一个时刻开始是被赋予左端表达式 ...
FPGA中的速度优化
FPGA中的速度优化 一、逻辑设计中的速度概念 逻辑设计速度相关的概念有三个：设计吞吐量、设计延时和设计时序。速度优化策略而言，吞吐量需要提高，延时应该降低，时序应该收敛（时序余量slave越大，收敛越强，移植性越好）。吞吐量提高的方法一般是采用大的并行设计，延时降低的方法则是采用缓存结构 ...
FPGA中的时序分析(一)
谈及此部分，多多少少有一定的难度，笔者写下这篇文章，差不多是在学习FPGA一年之后的成果，尽管当时也是看过类似的文章，但是都没有引起笔者注意，笔者现在再对此知识进行梳理，也发现了有很多不少的收获。笔者根据网上现有的资源，作进一步的总结，希望能够有所帮助。 一个不错的网站，类似于一个手册 ...