C6678的PLL模块设置
这部分讲解的是Main PLL和 PLL Controller的配置，主要介绍怎样提供DSP核 C66X CorePac需要的工作时钟；C6678除了Main PLL，还有 DDR3 PLL、PASS PLL。 1、Keystone1架构 C6678: Main PLL and PLL ...
原文：关于C6678的网口问题
C Keystone 架构的GbE switch subsystem如图所示： 从图中可以看到MAC层与物理层PHY芯片的连接接口是由SGMII SerDES构成，SGMII是以太网MAC与PHY之间的媒体接口，SerDES为可编程的串行接口，为差分输入输出。 网上很多资料说SGMII接口电器特性与SerDES兼容，可以配置成串行接口，可以直接与PHY芯片连接，但是C 为什么设计成SGMII S ...
2017-12-08 10:16 0 1514 推荐指数：
相关推荐
DSP c6678的启动方式
C6678是多核处理器，有8个核。每个核都有其独立的32KB的L1P，32KB的L1D以及512KB的L2，此外8个核还有4M的共享的MSM，接口资源包括SRIO，PCIe,Hyperlink,Gigabit Ethernet(GbE),EMIF,TSIP,UART,I2C,SPI接口。针对 ...
CPU缓存学习及C6678缓存使用总结（知识归纳）
作者注： 1.本篇博客内容是本人在学习cpu缓存原理时进行的学习总结，参考了多处相关资源（书籍，视频，知乎回答等），参考出处标注在内容最后。 2.由于 ...
基于单XCVU9P+双DSP C6678的双FMC接口 100G光纤传输加速计算卡
一、板卡概述 板卡包括一片Xilinx FPGA XCVU9P,两片 TI 多核DSP TMS320C6678及其控制管理芯片CFPGA.设计芯片满足工业级要求。 FPGA VU9P 需要外接4路QSFP+(100Gbps)及其两个FMC HPC接口。DSP需要外接两路千兆以太网 ...
网口绿灯不亮的问题
网口的Led等的设置状态弄反了。查看FE PHY地址配置寄存器0x20050094，发现FE PHY ...
6678的SRIO初始化问题
首先，FPGA的SRIO初始化需要配合DSPSRIO初始化同步进行。并且FPGA的SRIO初始化时间要早于DSP的SRIO初始化。 所以这就涉及一个同步的问题。 需要先运行FPGA的SRIO初始化，然后DSP运行SRIO初始化，两方配合完成SRIO初始化。 但是如果纯粹去计算启动时间，每个 ...
网口转串口
client.py com.py client.c server.c ...