DDR2（4）：对DDR2 IP再次封装
生成 DDR2 IP 后就可以使用了，网络上也很多直接对 DDR2 IP 操作的例程，但其实这样还不够好，我们可以对这个 DDR2 IP 进行再次封装，让它变得更加好用。现在试着封装一下，之前的 DDR2 IP 名字就是 DDR2.v，这个封装就命名为 DDR2_burst，其主要作用是完成 ...
原文：在使用FPGA来控制DDR3/DDR2 IP 的时候两个错误的解决办法
对于熟悉Intel FPGA的老 gong 司 cheng 机 shi 来说，外部存储器的控制早已是轻车熟路，但是对于新手，DDR DDR 的IP使用也许并没有那么简单，不过没关系，骏龙的培训网站 www.fpgadesign.cn 上有免费的视频教程可以帮助大家快速的熟悉DDR DDR IP核的使用。今天我来分享下在使用DDR DDR 的IP时常有新手遇到的两个错误的解决办法。 Error : ...
2017-10-12 18:21 0 1758 推荐指数：
相关推荐
FPGA DDR3调试
FPGA DDR3调试 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块，并通过 MIG 的 GUI 图形界面完成相关配置。 首先，建立ISE工程 ...
FPGA设计之——DDR3
一、硬件设计 1、DDR3颗粒一侧，控制线、地址线线序不能交换； 2、DDR3颗粒一侧，数据线可随意交换； 3、FPGA一侧，控制线、地址线、数据线均有专用引脚，需全部按要求连接。 这样一是为了硬件布线能通，二是保证了FPGA分配引脚时不会乱，按照专用引脚规定的分配即可 ...
如何区分DDR1 DDR2 DDR3内存条
DDR1,DDR2,DDR3内存条（DDR是Double Data Rate双倍速率同步动态随机存储器的英文缩写）就是俗称的一二三代内存条。这三种内存条工艺不同，接口不同，性能不同，互不兼容。要区分它们，也不难。 台式机内存: 1、如果要我说哪种内存条最好区分，我会选DDR1，也就是一代 ...
MIG IP控制DDR3读写测试
本文设计思想采用明德扬至简设计法。在高速信号处理场合下，很短时间内就要缓存大量的数据，这时片内存储资源已经远远不够了。DDR SDRAM因其极高的性价比几乎是每一款中高档FPGA开发板的首选外部存储芯片。DDR操作时序非常复杂，之所以在FPGA开发中用途如此广泛，都要得意于MIG IP核。网上 ...
Xilinx DDR2 IP核使用
1、关于IP核参数配置 最重要的一项就是关于端口的设置，可根据实际需要自由设置读、写端口。 2、功能仿真 生成IP核后，请切换到图示所在路径，打开sim.do文件 修改Xilinx glbl.v所在的文件路径，然后打开Modelsim，切换 ...
使用Cyclone IV控制DDR2
根据你的DDR2手册配置好megacore，megacore会生成一个example top； 在quartus中运行megacore生成的xxx_pin_assignments.tcl，指定DDR2 Pin的IO Standard； 在Pin Planner中将DDR2引脚指定到side ...
DDR3 DDR4 FPGA实现
基于7系列、virtex6等xilinx器件的MIG ip核设计DDR3/4读写控制器，以及基于arria 10器件的DDR4读写控制；DDR3/4的设计，设计的关键点是提高DDR3/4的访问效率，目前设计的性能可以达到DDR3/4理论带宽的80%左右；另一个设计关键点是可移植性高，以及用户 ...