MIPS32的DIV和DIVU实现（除法指令）
《自己动手写CPU》一书的7.11节到7.14节实现了DIV和DIVU指令。 书中通过“试商法”实现除法，并在原有的流水线结构之外另加了状态机进行计算。 照抄书上的实现方法需要另外添加个.v，我实在有点懒，不想在运算指令实现上再另外加个文件。 而且按照书上的实现，DIV和DIVU指令 ...
原文：MIPS32的ADDI和ADDIU的实现要点（加法指令）
自己动手写CPU 一书中对指令ADDI和ADDIU的实现方式是一样的。 对 位立即数imm，在执行加法指令之前都符号扩展成 位数 与符号扩展对应的是零扩展 。 这样看来ADDI和ADDIU指令都用于有符号数的加法，在指令集实现的时候没有任何区别。 如果是这种情况，那么ADDI和ADDIU都仅支持有符号数的加法，否则ADDI和ADDIU指令执行无符号加法的时候就会出错： 如 b b 按照无符号加法 ...
2017-09-13 10:22 0 5859 推荐指数：
相关推荐
Verilog MIPS32 CPU（四）-- RAM
Verilog MIPS32 CPU（一）-- PC寄存器 Verilog MIPS32 CPU（二）-- Regfiles Verilog MIPS32 CPU（三）-- ALU Verilog MIPS32 CPU（四）-- RAM Verilog MIPS32 ...
Verilog MIPS32 CPU（六）-- MDU
Verilog MIPS32 CPU（一）-- PC寄存器 Verilog MIPS32 CPU（二）-- Regfiles Verilog MIPS32 CPU（三）-- ALU Verilog MIPS32 CPU（四）-- RAM Verilog MIPS32 ...
MIPS32寄存器详解
通用寄存器 MIPS32包含32个通用寄存器，硬件没有强制性的指定寄存器的使用规则，但是在实际使用中，这些寄存器的用法都遵循一系列的约定。 $0 不管写入什么值，读该寄存器永远返回零； $31 永远存在正常函数调用指令（JAL/JR）的返回地址； $v0, $v1 用来存放一个 ...
Verilog MIPS32 CPU（二）-- Regfiles
Verilog MIPS32 CPU（一）-- PC寄存器 Verilog MIPS32 CPU（二）-- Regfiles Verilog MIPS32 CPU（三）-- ALU Verilog MIPS32 CPU（四）-- RAM Verilog MIPS32 ...
Verilog MIPS32 CPU（三）-- ALU
Verilog MIPS32 CPU（一）-- PC寄存器 Verilog MIPS32 CPU（二）-- Regfiles Verilog MIPS32 CPU（三）-- ALU Verilog MIPS32 CPU（四）-- RAM Verilog MIPS32 ...
Verilog MIPS32 CPU（五）-- CP0
Verilog MIPS32 CPU（一）-- PC寄存器 Verilog MIPS32 CPU（二）-- Regfiles Verilog MIPS32 CPU（三）-- ALU Verilog MIPS32 CPU（四）-- RAM Verilog MIPS32 ...
Verilog MIPS32 CPU（一）-- PC寄存器
Verilog MIPS32 CPU（一）-- PC寄存器 Verilog MIPS32 CPU（二）-- Regfiles Verilog MIPS32 CPU（三）-- ALU Verilog MIPS32 CPU（四）-- RAM Verilog ...