FPGA DDR3调试
FPGA DDR3调试 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块，并通过 MIG 的 GUI 图形界面完成相关配置。 首先，建立ISE工程 ...
原文：DDR3调试笔记
最近针对黑金的光纤开发板上的DDR 进行了代码学习及板级调试。该模块功能流程已经搞清楚，以后针对DDR 的控制模块可以直接修改调用了，哦也 有几个需要注意的细节列举如下： 整个DDR 控制模块的架构要清楚，方便以后使用 数据的产生源和消耗源 首先说明整个DDR 的工程模块是个啥。 DDR 的模块代码层次结构如上图所示，ddr fifo top是DDR 模块的顶层，下分 个子模块，分别是ddr ct ...
2017-09-17 21:39 4 3244 推荐指数：
相关推荐
DDR3调试总结
DDR3调试总结 本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立 ...
DDR3调试总结
本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试 ...
Lattice 的 DDR IP核使用调试笔记之DDR 的 仿真
—— 远航路上ing 整理于 博客园。转载请标明出处。 在上节建立完工程之后，要想明确DDR IP的使用细节，最好是做仿真 ...
DDR3自学笔记
由于工作内容和行业性质的原因，经常画的PCB是两层或者四层的低速板子，也一直想学习高速布线的相关知识，但就是无法实践逼迫不了自己，最近公司刚好接到一个项目涉及到了DDR3和NAND FLASH，乘此机会逼自己一把学习高速布线，下面大概是我总结的一些东西。在这里采用的Altium Designer ...
Lattice 的 DDR IP核使用调试笔记之工程建立
DDR3的IP核的使用相当重要，尤其是对视频处理方面。 下面接收DDR3 的IP 核的生成步骤。 1、 选择DDR IP核的生成路径、名字以及哪种语言之后就可以设置DDR IP 的参数了。 2、选择存储大小，可以选择1G、2G ...
[笔记]ISE中FIFO和DDR3
基于FPGA内部的FIFO设计 来源：http://www.dzsc.com/data/html/2008-9-16/69183.html 在FPGA设计中，内部的FIFO设计是 个不可或缺的 ...
[笔记]Altera中DDR3设计
DDR3频率自适应 FRC理解！ 参考来源：http://www.cnblogs.com/TFH-FPGA/archive/2012/08/31/2665759.html 转帖注意： uniphy：IP核设置步骤： Memory clock frequency：给DDR的时钟频率 ...