FPGA实战操作(1) -- SDRAM（操作说明）
SDRAM是做嵌入式系统中，常用是的缓存数据的器件。基本概念如下（注意区分几个主要常见存储器之间的差异）： SDRAM（Synchronous Dynamic Random Access Memory），同步动态随机存储器。同步 是指 Memory工作需要同步时钟，内部的命令的发送与数据 ...
原文：FPGA实战操作(1) -- SDRAM（Verilog实现）
对SDRAM基本概念的介绍以及芯片手册说明，请参考上一篇文章SDRAM操作说明。 . 说明 如图所示为状态机的简化图示，过程大概可以描述为：SDRAM IS S D 上电初始化完成后，进入 空闲 状态，此时一直监控外部控制模块给予的控制信号。初始化完成后，外部定时器开始定时，定时周期为SDRAM刷新周期 . us ，一旦计数到刷新周期后，向状态机发送auto ref req 自动刷新请求 ，此时状 ...
2017-08-10 14:27 1 5594 推荐指数：
相关推荐
FPGA的SDRAM操作
SDRAM的所有操作同步与时钟。根据时钟上升沿控制管脚和地址输入的状态，可以产生多种输入命令。 SDRAM的初始化 SDRAM的初始化过程如上图，但是要具体到操作，还要更具体的来讲： （1）200US的延时，只要用一个时钟计数器，等待期间发送NOP命令即可； （2）所有L-BANK ...
FPGA verilog 实现sobel 算法
1.数据源一张bmp图片用read_bmp.exe 读取此图片此图片命名为sobel.bmp,生成文本格式的图像信息bmp_dat.txt，注意只支持bmp8位图。 2.把此文本信息拷贝到verilog仿真目录下边。 3.运行仿真产生处理后的post_process_dat.txt图像文本信息 ...
【FPGA】串口收发的verilog实现
2020.8.1 一、叽呱叽呱 作为一名电子专业的小白菜，在大二的暑假终于开博客啦。目前开博客写博文主要是为了在学习的过程中有所输出+能和他人多多交流，也算是自己学习开发的一个记录。 嘛，这个暑假到现在学了一丢丢基础的verilog知识，短期目标是好好把FPGA学下去。 那其他废话也不多 ...
简易SDRAM控制器的verilog代码实现
SDRAM是每隔15us进行刷新一次，但是如果当SDRAM需要进行刷新时，而SDRAM正在写数据，这两个操作之间怎么进行协调呢？ 需要保证写的数据不能丢失，所以，如果刷新的时间到了，先让写操作把正在写的4个数据（突发长度为4）写完，然后再去进行刷新操作； 而如果在执行读操作也遇到需要刷新的情况 ...
FPGA——SDRAM初探
一、SDRAM型号及介绍 W9812G6KH 2M * 4 BANKS * 16 BITS SDRAM. Row address: A0-A11. Column address: A0-A8 SDRAM内存由BANK、Column Address、Row Address ...
FPGA 双向口的使用及Verilog实现
FPGA的双向口在FPGA的设计应用中使用及其广泛，如I2C接口中的SDA，3线制的SPI接口中的数据线，传统控制总线中的数据总线，以及内存的访问DDR3/DDR4的数据总线等都是双向访问的。双向访问涉及到的概念比较多，如三态的概念，高阻的概念，输入、输出引脚合并，输入输出分时复用等概念 ...
基于FPGA的cordic算法的verilog初步实现
最近在看cordic算法，由于还不会使用matlab，真是痛苦，一系列的笔算才大概明白了这个算法是怎么回事。于是尝试用verilog来实现。用verilog实现之前先参考软件的程序，于是先看了此博文http://blog.csdn.net/liyuanbhu/article/details ...