FPGA知识大梳理（二）verilogHDL语法入门（1）
此文是写给0基础学习者，也是对自己知识点总结水平的考验。 对于有C基础的人来说，学习verilog应该是轻而易举 —— 类比法学习。 第一步：格式。 对于C来说我们前面会写 ‘include“stdio.h” int main ｛.....｝； 直接转化 ...
原文：VerilogHDL常用的仿真知识
在描述完电路之后，我们需要进行对代码进行验证，主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。 一 验证基础与仿真原理 综合中的语法，都适用于仿真，在仿真中，Verilog语句是串行的，其面向硬件的并行特性则是通过其语义 语言含义 来实现的，因此并不 ...
2017-07-31 13:20 2 4117 推荐指数：
相关推荐
UART学习之路（四）VerilogHDL实现的简单UART,VIVADO下完成仿真
用VerilogHDL实现UART并完成仿真就算是对UART整个技术有了全面的理解，同时也算是Verilog入门了。整个UART分为3部分完成，发送模块（Transmitter），接收模块（Receiver）和波特率发生模块（BuadRateGenerator）。发送模块相比于接收模块要简单 ...
VerilogHDL扫盲
以下大部分内容摘自VerilogHDL扫盲篇： 学习VerilogHDL语言不像学习一些高级语言，对于高级语言来说它们已经是完成品了，其外它们还有很多被隐藏的指令，这些好处无疑是减轻了学习者的负担。相反的VerilogHDL语言既是完成品，既不是完成品，就是因为它太自由了... 所以往 ...
modelsim常用操作之波形仿真
modelsim波形仿真的新手问题 1、实验目的 在刚接触modelsim时，被其繁复的操作流程所困，一度只能依靠在quartus中修改代码编译后再重启modelsim，自动导入才能得到波形。这样的操作最大的问题就是修改代码的成本巨大。每次更新波形的时间在5分钟左右。为此，通过不断地学习，终于 ...
消息队列之真知灼见
一 什么是消息队列（MQ） MQ全称为Message Queue 消息队列（MQ）是一种应用程序对应用程序的通信方法。MQ是消费-生产者模型的一个典型的代表，一端往消息队列中不断写入消息，而另一端则 ...
VerilogHDL编译预处理
编译预处理语句 编译预处理是VerilogHDL编译系统的一个组成部分，指编译系统会对一些特殊命令进行预处理，然后将预处理结果和源程序一起在进行通常的编译处理。以”`” (反引号)开始的某些标识符是编译预处理语句。在Verilog HDL语言编译时，特定的编译指令在整个编译过程中有效(编译 ...
FPGA：verilogHDL简单小结
FPGA（Field Programmable Gate Array）现场 可编程 逻辑门 阵列； 是主要使用逻辑门(LE)和查找表(LUT)来生成逻辑电路的器件，还包含可编程逻辑，互连线，寄存 ...
Linux 仿真终端：SecureCRT 常用配置
SecureCRT 有两类配置选项，分别是会话选项和全局选项。 会话选项：修改配置只针对当前会话有效 全局选项：修改配置对所有会话有效 一般会先选择全局选项修改全局配置，然后选 ...