原文:lattice_ddr3调试经验分享(二)官方testbench分析

在lattice ddr 调试经验分享 一 建立工程与仿真博客中已经实现工程的建立以及仿真。后来公司还真的需要用lattice的FPGA。所以需要对这个example进行分析了。 打开 test mem ctrl.v 这个就是tb的顶层了。当然,lattice的很多东西和xilinx的没法比,代码质量也是一样的。lattice除了便宜其他都不好。然而.......... 好了,言归正传,不吐槽了。 ...

2017-06-09 15:38 0 1827 推荐指数:

查看详情

ddr3调试经验分享(二)——KC705上的ddr3初始化不成功

  最近在玩KC705上的ddr3.开始信誓旦旦的说要自己写controller。   于是开始读datasheet,在镁光的官网上弄了一个ddr3 的module的仿真模型,仿真读写有效的之后就屁颠屁颠的跑的群里问大家这个clock怎么匹配。然后才知道有PHY这个东西,不用PHY就玩ddr ...

Wed Apr 05 20:03:00 CST 2017 1 1930
LatticeDDR IP核使用调试笔记之工程建立

DDR3的IP核的使用相当重要,尤其是对视频处理方面。 下面接收DDR3 的IP 核的生成步骤。 1、 选择DDR IP核的生成路径、名字以及哪种语言之后就可以设置DDR IP 的参数了。 2、选择存储大小,可以选择1G、2G ...

Mon Mar 14 23:30:00 CST 2016 0 1640
ddr3调试经验分享(五)——KC705_MIG时钟清单

最近阿威也在玩MIG ,然后对我问了一大堆问题,主要针对MIG的时钟。后来发现自己理解得还是不够。这么一讨论更加清晰了,做个笔记吧。 第一个时钟,也就是MIG 对DDR接口的时钟。因为我用的是ddr3,K7的器件。所以选择了800M,那么也就是说我请求 ...

Thu Jun 15 19:13:00 CST 2017 2 3664
ddr3调试经验分享(四)——KC705_MIG_axi接口

  前面已经把DDR用app接口的方式控制住了,结果这个工程确要用microblaze。所以还要接到axi上。于是又来了一段苦逼的路程。   要用axi控制ddr,先得把接口给弄清楚了,各个接口干嘛的。把mig上的axi接口全部复制出来。再一个个的查 ...

Wed May 24 20:19:00 CST 2017 0 2798
ddr3调试经验分享(三)——KC705_MIG_app接口设计

  网上有位大神写了《xilinx平台DDR3设计教程之XX篇》,一共五篇。稍微百度一下就能出来。最后也给出了具体的app接口的控制方式,只是没有code而已。这里做个小笔记,表示自己的实现方案 ddr3_app_ctrl 是app控制器 wdata_in 仅仅是将 16bit的有效数据 ...

Sat May 13 00:59:00 CST 2017 5 2541
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM