TTL电平和CMOS电平总结
TTL电平和CMOS电平总结 1，TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V ...
原文：TTL电平,CMOS电平,OC门,OD门基础知识
转载: TTL电平,CMOS电平,OC门,OD门基础知识 TTL TTL集成电路的主要型式为晶体管 晶体管逻辑门 transistor transistor logic gate ，TTL大部分都采用 V电源。 输出高电平Uoh和输出低电平Uol Uoh . V,Uol . V 输入高电平和输入低电平 Uih . V，Uil . V CMOS CMOS电路是电压控制器件，输入电阻极大，对于干扰信号 ...
2017-05-26 14:41 0 3510 推荐指数：
相关推荐
TTL电平、CMOS电平、RS232电平的区别
、CMOS电平、RS232电平？它们有什么区别呢？一般说来，CMOS电平比TTL电平有着更高的噪声容限 ...
OC门与OD门以及线与逻辑
OC（Open Collector）门又叫集电极开路门，主要针对的是BJT电路（从上往下依次是基极，集电极，发射极）OD（Open Drain）门又叫漏极开路门，主要针对的是MOS管（从上往下依次是漏极、栅极、源极）线与逻辑指的是两个输出端直接互联就可以实现“AND”的功能，如下图 ...
TTL，CMOS，LVTTL，LVCMOS电平标准
TTL电平 VCC：5V 数字电路中，由TTL电子元器件组成电路使用的电平。电平是个电压范围。 标准输出高电平（VOH)：2.4V 标准输出低电平(VOL)：0.4V（0.5V） 通常输出高电平：3.5V(3.6V) 通常输出低电平：0.2V 最小输入高电平(VIH)：2.0V ...
CPLD/FPGA基础知识（三）——IO电平兼容
8. PLD/FPGA IO电平兼容原则 l I/O单元：是芯片与外界电路的接口部分，需要完成不同电气特性下对输入/输出信号的驱动与匹配要求。 l I/O BANK：FPGA的IO被划分为若干个bank，每个BANK都有VCCO和VREF。 l IO标准 ...
数电基础之《OC门》
OC门，又称集电极开路门，Open Collector。 为什么引入OC门？实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑 ...
TTL电平与RS232电平的区别
加深记忆的效果之用.. 什么是TTL电平、CMOS电平、RS232电平？它们有什么区别呢？一般说来， ...
TTL和COMS电平匹配以及电平转换的方法
一．TTL TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL大部分都采用5V电源。1.输出高电平Uoh和输出低电平UolUoh≥2.4V,Uol≤0.4V2.输入高电平和输入低电平Uih≥2.0V，Uil≤0.8V ...