原文:Verilog简单功能实现--接口设计(并行输入串行输出)

利用状态机实现比较复杂的接口设计: 这是一个将并行数据转换为串行输出的变换器,利用双向总线输出。这是由EEPROM读写器的缩减得到的,首先对I C总线特征介绍: I C总线 inter integrated circuit 双向二线制串行总线协议为:只有总线处于 非忙 状态时,数据传输才开始。在数据传输期间,只要时钟线为高电平,数据线都必须保持稳定,否则数据线上的任何变化都被当作 启动 或 停止 ...

2017-04-23 13:20 0 4383 推荐指数:

查看详情

Verilog学习笔记简单功能实现(八)...............同步FIFO

Part 1,功能定义: 用16*8 RAM实现一个同步先进先出(FIFO)队列设计。由写使能端控制该数据流的写入FIFO,并由读使能控制FIFO中数据的读出。写入和读出的操作(高电平有效)由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。FIFO是英文First ...

Mon Nov 28 20:35:00 CST 2016 0 4111
Verilog学习笔记简单功能实现(八)...............异步FIFO

基本原理: 1.读写指针的工作原理   写指针:总是指向下一个将要被写入的单元,复位时,指向第1个单元(编号为0)。   读指针:总是指向当前要被读出的数据,复位时,指向第1个单元(编号为0). 2.FIFO的“空”/“满”检测   FIFO设计的关键:产生可靠 ...

Tue Nov 29 01:03:00 CST 2016 6 9303
Verilog学习笔记简单功能实现(一)...............D触发器

门级电路 上图就是门级Verilog语言描述的对应的网表,由图可以看出这是一个带异步置零的D触发器。 同样我们也可以采用行为描述来定义D触发器。 普通D触发器: View Code 异步D触发器 ...

Wed Sep 28 23:27:00 CST 2016 1 5427
Verilog学习笔记简单功能实现(六)...............计数分频电路

在分频器电路中最重要的概念有两个;1)奇分频/偶分频;2)占空比。 A)其中最简单的就是二分频电路,占空比为50%,其Verilog程序为 波形图如下所示: B)采用计数器实现计数分频(偶数)占空比为50%,如实现40分频,程序如下: 波形图 ...

Wed Nov 09 05:46:00 CST 2016 0 4675
10.1 输入输出接口的基本功能

计算机组成 10 输入输出设备 10.1 输入输出接口的基本功能 计算机的核心能力就是运算,而快速的数学运算,甚至是早期设计计算机时的唯一目标。但是今天,计算机已经成为了我们日常生活中密不可分的一部分。我们平时感受更多的,可能是计算机与外界交互的能力。因此,想要了解计算机的组成 ...

Fri Oct 05 17:04:00 CST 2018 0 772
 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM