Tcl与Design Compiler （十二）——综合后处理
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 概述 前面也讲了一些综合后的需要进行的一 ...
原文：Tcl与Design Compiler （一）——前言
已经学习DC的使用有一段时间了，在学习期间，参考了一些书，写了一些总结。我也不把总结藏着掖着了，记录在博客园里面，一方面是记录自己的学习记录，另一方面是分享给大家，希望大家能够得到帮助。参考的书籍有很多，大概如下： 虞希清老师的 专用集成电路设计实用教程 西电出版社的 数字IC系统设计 好像还有 SoC设计方法与实现 数字集成电路设计与技术 当然，还有synopsys公司的Design Compi ...
2017-03-25 11:43 3 7640 推荐指数：
相关推荐
Tcl与Design Compiler （四）——DC启动环境的设置
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 主要内容有： ·启动环境的概述 ·路 ...
Tcl与Design Compiler （九）——综合后的形式验证
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 这里来讲一下formality的使用，貌似跟tcl和DC没有很强的联系；然而说没有联系，也是不正确的。在综合完成之后，可以进行形式验证 ...
Tcl与Design Compiler （十一）——其他的时序约束选项（二）
寄存器的建立和保持的要求。此外进行可测性设计(design for test)时，为了提高测试的覆盖率， ...
Tcl与Design Compiler （六）——基本的时序路径约束
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 时序约束可以很复杂，这里我们先介绍基本的 ...
Tcl与Design Compiler （三）——DC综合的流程
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 1、基本流程概述 首先给三个图，一个图是高层次 ...
Tcl与Design Compiler （十）——其他的时序约束选项（一）
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 之前讲了基本的时序路径约束，现在我们来看一下 ...
Tcl与Design Compiler （二）——DC综合与Tcl语法结构概述
本文如果有错，欢迎留言更正；此外，转载请标明出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner 1、逻辑综合的概述 synthesis = t ...