电类综合实验操作记录：Quartus进行多功能数字钟的设计
课程设计可参考：http://www.doc88.com/p-8931275491532.html 1.计时电路 秒位，分位 1.1 接时钟：控制数值显示的频率 1.2 个位满10进位，个位清零： ①Nand2接LDN ...
原文：基于basys2用verilog设计多功能数字钟（重写）
话不多说先上图 前言 自从学习FPGA以来，唯一做过的完整系统就是基于basys 得多功能数字表。记得当时做的时候也没少头疼，最后用时间磨出来了一个不是很完整的小系统，当时还是产生了满满的成就感。现在回头看来，先不说功能实现的如何，首先代码书写满是不规范，其中犯得最多的一个问题就是把verilog当C来写。所以，我决定趁着寒假自由支配的时间比较多，决定重写多功能数字时钟，算是对我大二第一学期以来对 ...
2017-02-07 16:59 2 2591 推荐指数：
相关推荐
简易数字钟设计
简易数字钟设计 一、摘要 信息时代，时间观念深入人心，所以掌握数字钟的设计具有一定的时代意义，并且使用Multisim进行分立元件设计数字钟，可以大大提升个人数字电路的素养。 设计思路是从上至下，先进行数字钟整体框架的设计，考虑各个子芯片的预留端口，再逐个设计各个子电路模块。最终完成了时钟 ...
基于basys2驱动LCDQC12864B的verilog设计图片显示
话不多说先上图 前言 在做这个实验的时候在网上找了许多资料，都是关于使用单片机驱动LCD显示，确实用单片机驱动是要简单不少，记得在FPGA学习交流群里问问题的时候，被前辈指 ...
Qt 之 数字钟
本例展示了 QTimer 的使用，如何定时更新一个窗口部件 DigitalClock 1 QLCDNumber 类 QLCDNumber 是一种可将数字显示为类似 LCD 形式的窗口部件，它同 QLabel 一样，都继承自 QFrame，而 QFrame 继承自 QWidget ...
24小时数字钟multisim仿真（具有校准功能）
设计任务 设计一个具有时、分、秒计时的电子钟电路，按 24小时 制计时。 给定元件 74LS160 74LS163 74LS161 74LS48 74LS20 74LS00 74LS04 共阴极数码管。 设计要求 基本时间显示：显示格式为小时，分，秒，从左到右各两位 LED 数码管 ...
FPGA课设-基于Xilinx Basys2开发板的除法器设计
介绍一下Basys开发板： Basys2 FPGA开发板是一个电路设计实现平台，任何人都可以通过它来搭建一个真正的数字电路。Basys2是围绕着一个Spartan-3E FPGA芯片和一个Atmel AT90USB USB控制器搭建的，它提供了完整、随时可以使用的硬件平台，并且它适合于从基本逻辑 ...
Basys2 Digilent Adept 驱动安装的问题
几周前拿到板子，按理说Adept是安装时把驱动都装好了的，结果还是出现了插上板子找不到驱动程序，Adept里面也检测不到板子 ps：没问题的请您自行ctrl+w 折腾一下午反复装了Adept几 ...
基于Verilog HDL 的数字时钟设计
基于Verilog HDL的数字时钟设计 一、实验内容： 利用FPGA实现数字时钟设计,附带秒表功能及时间设置功能。时间设置由开关S1和S2控制，分别是增和减。开关S3是模式选择：0是正常时钟显示；1是进入调分模式；2是进入调时模式；3是进入秒表模式，当进入秒表模式时，S1具有启动 ...