杭电acm刷题顺序
最近兴趣来了，闲暇之余，回顾大学期间刷过的杭电acm那些入门级别的题，以此巩固基础知识！ 以下参考刷题顺序，避免入坑 原文传送门：https://blog.csdn.net/liuqiyao_01/article/details/8477645 坚持刷题，提升自己的代码 ...
原文：(转)小心FPGA的JTAG口(上电和下电顺序)
同志们，根据ALTERA官方FAE 现场应用工程师 的强烈建议，请注意不要随意带电插拔你的JTAG下载接口，否则会损坏FPGA芯片的JTAG口信号管脚。现象：在排除了下载线的问题后，还是不能访问FPGA的JTAG口，那么很有可能你的FPGA芯片的JTAG口已经损坏。此时请用万用表检查TCK，TMS，TDO和Tdi是否和GND短路，如果任何一个信号对地短路则表示JTAG信号管脚已经损坏。原因分析：我 ...
2016-12-14 15:31 2 1532 推荐指数：
相关推荐
在Ubuntu 18.04下使用Vivado Jtag加载FPGA
在Ubuntu 18.04下使用Vivado Jtag加载FPGA，发现找不到器件。 Vivado Hardware Manager找不到器件的记录信息： 根据相关文档，收到执行命令，安装JTAG电缆驱动，再拔插JTAG电缆驱动，再在Vivado里，能找到FPGA器件。下面是安装记录 ...
京东电商推荐系统实践【转】
原文地址：https://www.infoq.cn/article/1OkKmb_gEYNR3YqC9RcW 今天为大家分享下京东电商推荐系统实践方面的经验，主要包括： 简介 排序模块 实时更新 召回和首轮排序 实验平台 简介 说到推荐系统，最经典的就是协同 ...
自协商的过程（反思插入光转电模块）
层,这意味着光口的协商必须先建立链路同步以后才可以进行协商。因为电口和光口自协商方式的不同，所以一边使用光转电时 ...
Zynq的电源上电顺序--PL端&PS端
因为ZYNQ 的PS 和PL 部分的电源有上电顺序的要求，在电路设计中，按照ZYQN 的电源要求设计，上电依次为1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO，下图为电源的电路设计： ZYNQ芯片的电源分PS系统 ...
[原创]FPGA JTAG工具设计(一)
先来看不同JTAG方案，下载配置QSPI Flash所耗时间 基于FTDI方案，JTAG下载时间为494sec 基于Cypress方案，JTAG下载时间为674sec 详细的烧写过程：FTDI方案，TotalTime=1455sec，24.25分钟 ...
[原创]FPGA JTAG工具设计(二)
经过前期打样 基于FT2232H的JTAG &UART板级已经初步形成 在Viado环境和ISE(13.2+)环境可以使用 速度支持10MHz/15MHz/30MHz 在ISE iMpact下载 可进行JTAG 时钟切换 // *** BATCH CMD ...
FPGA JTAG接口保护电路
手头上两块FPGA开发板（黑金和正点原子）的FPGA接口部分设计略有不同，黑金的开发板特别在接口上加了保护电路。如图： 使用BAT54钳位。 查了下网上确实有人反映ALTERA的FPGA的JTAG接口IO容易损坏，有人怀疑了ALTERA为了省成本将内部钳位电路优化 ...