Verilog学习笔记简单功能实现（八）...............同步FIFO
Part 1,功能定义： 用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作(高电平有效)由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。FIFO是英文First ...
原文：Verilog学习笔记简单功能实现（八）...............异步FIFO
基本原理： .读写指针的工作原理 写指针：总是指向下一个将要被写入的单元，复位时，指向第 个单元 编号为 。 读指针：总是指向当前要被读出的数据，复位时，指向第 个单元 编号为 . .FIFO的 空 满 检测 FIFO设计的关键：产生可靠的FIFO读写指针和生成FIFO 空 满 状态标志。 当读写指针相等时，表明FIFO为空，这种情况发生在复位操作时，或者当读指针读出FIFO中最后一个字后，追赶上 ...
2016-11-28 17:03 6 9303 推荐指数：
相关推荐
异步fifo的Verilog实现
一、分析 由于是异步FIFO的设计，读写时钟不一样，在产生读空信号和写满信号时，会涉及到跨时钟域的问题，如何解决？ 跨时钟域的问题：由于读指针是属于读时钟域的，写指针是属于写时钟域的，而异步FIFO的读写时钟域不同，是异步的，要是将读时钟域的读指针与写时钟域的写指针不做任何处理 ...
Verilog实现之异步fifo
上节课我们介绍了，同步fifo，感觉就是在双口异步RAM中进行了一些简单的外围操作，加了一些空满标志，内部用指针来进行寻址，从而取消了外部的地址接口。FIFO的一侧是读。一侧是写。所以具有了''wr_en"和"rd_en",一边是写数据，一边是读数据，所以就有了“wr_data ...
Verilog学习笔记简单功能实现（二）...............全加器
先以一位全加器为例：Xi、Yi代表两个加数，Cin是地位进位信号，Cout是向高位的进位信号。列表有： Xi Yi Cin Sum ...
异步FIFO总结+Verilog实现
异步FIFO简介 异步FIFO(First In First Out)可以很好解决多比特数据跨时钟域的数据传输与同步问题。异步FIFO的作用就像一个蓄水池，用于调节上下游水量。 FIFO FIFO是一种先进先出的存储结构，其与普通存储器的区别是，FIFO没有读写地址总线，读写简单，但相应缺点 ...
异步FIFO的verilog实现与简单验证（调试成功）
最近在写一个异步FIFO的时候，从网上找了许多资料，文章都写的相当不错，只是附在后面的代码都多多少少有些小错误。 于是自己写了一个调试成功的代码，放上来供大家参考。 非原创 原理参考下面： 原文 https://www.cnblogs.com/SYoong/p/6110328.html ...
Verilog学习笔记简单功能实现（一）...............D触发器
门级电路 上图就是门级Verilog语言描述的对应的网表，由图可以看出这是一个带异步置零的D触发器。 同样我们也可以采用行为描述来定义D触发器。 普通D触发器： View Code 异步D触发器 ...
Verilog学习笔记简单功能实现（五）...............序列检测设计
这里采用夏宇闻教授第十五章的序列检测为例来学习; 从以上的状态转换图可以写出状态机的程序： 以下是测试模块： 其实这里也可以采用六个状态来实现功能： 以下是测试模块 ...