Verilog简单功能实现--接口设计（并行输入串行输出）
利用状态机实现比较复杂的接口设计： 这是一个将并行数据转换为串行输出的变换器，利用双向总线输出。这是由EEPROM读写器的缩减得到的，首先对I2C总线特征介绍： I2C总线（inter integrated circuit）双向二线制串行总线协议为：只有总线处于“非忙”状态时，数据传输 ...
原文：Verilog学习笔记简单功能实现（七）...............接口设计（并行输入串行输出）
利用状态机实现比较复杂的接口设计： 这是一个将并行数据转换为串行输出的变换器，利用双向总线输出。这是由EEPROM读写器的缩减得到的，首先对I C总线特征介绍： I C总线 inter integrated circuit 双向二线制串行总线协议为：只有总线处于 非忙 状态时，数据传输才开始。在数据传输期间，只要时钟线为高电平，数据线都必须保持稳定，否则数据线上的任何变化都被当作 启动 或 停止 ...
2016-11-15 19:34 0 4450 推荐指数：
相关推荐
Verilog学习笔记简单功能实现（五）...............序列检测设计
这里采用夏宇闻教授第十五章的序列检测为例来学习; 从以上的状态转换图可以写出状态机的程序： 以下是测试模块： 其实这里也可以采用六个状态来实现功能： 以下是测试模块 ...
Verilog学习笔记简单功能实现（二）...............全加器
先以一位全加器为例：Xi、Yi代表两个加数，Cin是地位进位信号，Cout是向高位的进位信号。列表有： Xi Yi Cin Sum ...
Verilog学习笔记简单功能实现（八）...............同步FIFO
Part 1,功能定义： 用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作(高电平有效)由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。FIFO是英文First ...
Verilog学习笔记简单功能实现（八）...............异步FIFO
基本原理： 1.读写指针的工作原理 写指针：总是指向下一个将要被写入的单元，复位时，指向第1个单元(编号为0)。 读指针：总是指向当前要被读出的数据，复位时，指向第1个单元(编号为0). 2.FIFO的“空”/“满”检测 FIFO设计的关键：产生可靠 ...
Verilog学习笔记简单功能实现（一）...............D触发器
门级电路 上图就是门级Verilog语言描述的对应的网表，由图可以看出这是一个带异步置零的D触发器。 同样我们也可以采用行为描述来定义D触发器。 普通D触发器： View Code 异步D触发器 ...
Verilog学习笔记简单功能实现（六）...............计数分频电路
在分频器电路中最重要的概念有两个；1）奇分频/偶分频；2）占空比。 A)其中最简单的就是二分频电路，占空比为50%，其Verilog程序为 波形图如下所示： B)采用计数器实现计数分频（偶数）占空比为50%，如实现40分频，程序如下： 波形图 ...
Verilog学习笔记简单功能实现（三）...............同步有限状态机
在Verilog中可以采用多种方法来描述有限状态机最常见的方法就是用always和case语句。如下图所示的状态转移图就表示了一个简单的有限状态机： 图中：图表示了一个四状态的状态机，输入为A和Reset，同步时钟为clk，输出信号是K1和K2，状态机只能在信号的上升沿发生。 （A）下面 ...