Verilog学习笔记基本语法篇（四）·········块语句
块语句是指将两条或者两条以上的语句组合在一起，使其在格式上更像一条语句。块语句分为两种： 1）用begin_end语句，通常用来标识顺序执行的语句，用它标识的块称作顺序块； 2）用fork_joi ...
原文：Verilog学习笔记基本语法篇（十二）········ 编译预处理
h Verilog HDL语言和C语言一样也提供编译预处理的功能。在Verilog中为了和一般的语句相区别，这些预处理语句以符号 开头，注意，这个字符位于主键盘的左上角，其对应的上键盘字符为 ,这个符号并不是单引号 .这里简单介绍最常用的 define include timescale. 宏定义 define 用一个指定的标识符 名字 来代表一个字符串，其的一般形式为： define 标识符 宏 ...
2016-09-27 12:18 0 7361 推荐指数：
相关推荐
Verilog学习笔记基本语法篇（五）········ 条件语句
条件语句可以分为if_else语句和case语句两张部分。 A)if_else语句 三种表达形式 1） if（表达式） 2）if（表达式） 3 ...
Verilog学习笔记基本语法篇（九）········ 任务和函数
task 和 function 说明语句分别用来定义任务和函数，利用任务和函数可以把函数模块分成许多小的任务和函数便于理解和调试。任务和函数往往还是大的程序模块在不同地点多次用到的相同的程序段。 ...
Verilog学习笔记基本语法篇（六）········ 循环语句
在Verilog中存在着4种类型的循环语句，用来控制执行语句的执行次数。 1）forever语句： 连续执行的语句。 2）repeat语句： 连续执行n次的语句。 3）while语句： 执行语句，直至某个条件不满足。 4）for 语句： 三个部分，尽量少用或者不用 ...
Verilog学习笔记基本语法篇（七）········ 生成块
生成块可以动态的生成Verilog代码。可以用于对矢量中的多个位进行重复操作、多个模块的实例引用的重复操作、根据参数确定程序中是否包含某段代码。生成语句可以控制变量的声明、任务和函数的调用、还能对实例引用进行全面的控制。在编程时，应用关键字generate_endgenerate来说明生成的实例 ...
verilog学习笔记-verilog基本语法
1.verilog中逻辑表示 在verilog中，有4中逻辑： 逻辑0：表示低电平 逻辑1：表示高电平 逻辑X：表示未知电平 逻辑Z：表示高阻态 2.Verilog中数字进制 Verilog数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制 ...
Verilog学习笔记基本语法篇（一）·········数据类型
Verilog中共有19种数据类型。 基本的四种类型： reg型、wire型、integer型、parameter型。 其他类型：large型、medium型、small型、scalared型、time型、tri型、trio型、tril型、triand型、trior型、trireg型 ...
Verilog学习笔记基本语法篇（三）·········赋值语句（待补充）
在Verilog HDL语言中，信号有两种赋值方式。 A）非阻塞赋值（Non-Blocking）方式（如：b<=a;） (1)在语句块中，上面语句所赋值的变量不能立即为下面的语句所用； (2)块结束后才能完成这次赋值操作，赋值的职位上次赋值得到的； (3)在编写可综合的时序逻辑模块时 ...