zedboard如何从PL端控制DDR读写(四)
PS-PL之间的AXI 接口分为三种：• 通用 AXI（General Purpose AXI） — 一条 32 位数据总线，适合 PL 和 PS 之间的中低速通信。接口是透传的不带缓冲。总共有四个通用接口：两个 PS 做主机，另两个 PL 做主机。• 加速器一致性端口（Accelerator ...
原文：zedboard如何从PL端控制DDR读写(一)
看了一段时间的DDR手册，感觉大体有一点了解了，想要实际上板调试，然而实验室可用的开发板不多，拿了一块zynq板看了看，DDR确实有，但是已经集成了控制器，而且控制器还放到了PS端，PL只能通过AXI接口访问。 无奈另外两块开发板也这样，索性就用AXI去控制吧，正好还能再复习一遍AXI。 先简单介绍一下zynq，其全称是ZedBoard Zynq Evaluation and Developme ...
2016-07-15 11:44 0 9318 推荐指数：
相关推荐
zedboard如何从PL端控制DDR读写(六)
上一节说到了DDR寻址的问题，如下图： 从官方文档上我们看到了DDR的地址是从0008_0000开始的，那么我们开始修改Xilinx给我们提供的IP核代码。其实很简单，上一节已经分析了地址停留在0000_1000的原因，现在我们只需要把write_burst_counter的位宽变大 ...
zedboard如何从PL端控制DDR读写(七)
前面已经详细介绍了从PL端如何用AXI总线去控制DDR的读写，并且从AXI_BRESP的返回值来看，我们也是成功写入了的。但是没有通过别的方式来验证写入的数据的话，总是感觉差了点什么。 今天试了一把从PS端直接读取DDR里面的数据，刚好跟PL端写入的一样，这下可以放心的认为我们写入成功 ...
zedboard如何从PL端控制DDR读写(五)
有了前面的一堆铺垫。现在终于开始正式准备读写DDR了，开发环境：VIVADO2014.2 + SDK。 一、首先要想在PL端通过AXI去控制DDR，我们必须要有一个AXI master，由于是测试，就不自己写了，直接用package IP生成，方法如下： 1.选择 ...
zedboard如何从PL端控制DDR读写(二)——AXI总线
虽然Xilinx已经将和AXI时序有关的细节都封装起来，给出了官方IP和向导生成自定义IP，用户只需要关注自己的逻辑实现，但是还是有必要简单了解一下AXI的时序，毕竟咱是做硬件设计的。 AXI ...
zedboard如何从PL端控制DDR读写(三)——AXI-FULL总线调试
之前的项目和培训中，都只用到了AXI-Lite或者AXI-Stream，对于AXI-FULL知之甚少，主要是每次一看到那么多接口信号就望而却步了。 现在为了调试DDR，痛下决心要把AXI-FULL弄懂。 前面已经介绍了基本的接口信号，本文主要是总结一下使用AXI-FULL调试的过程 ...
10PL读写PS端DDR(FDMA AXI4总线实战)
、答疑解惑！ 10.1概述 FDMA是米联客的基于AXI4总线协议定制的一个DMA控制器。有了这个IP ...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据
Vivado工程目录为“pl_read_write_ps_ddr/vivado”。 实验vitis工程目录 ...