今天，魏屌出了一道题，题目如下： 定义一个大头序的byte[]a={-1,-2,-3,-4}，转换成short[]b.问b[0]和b[1]分别是多少？ 乍一看，这题不难，无非就是移位操作，再进行组 ...

起到拼接作用 例如：{col_reg,row_reg}，就是把col_reg和row_reg数据为拼接在一起. ...

1、符号扩展：当用更多的内存存储某一个有符号数时，由于符号位位于该数的第一位，扩展之后，符号位仍然需要位于第一位，所以，当扩展一个负数的时候需要将扩展的高位全赋为1；对于正数而言，符号扩展和零扩展是一样的，因为符号位就是0。 比如一个用一个8位二进制表示-1，则是10000001 ...

前言 一直以为parameter 的位宽是无限的，其实不然。 流程： 仿真一下就知道啦： 用处： 精准控制位宽理论上会占用更少的内存，其他好像并没有什么卵用，注意不要越界，我这里系统默认32bit位宽。 以上。 ...

类型转换 verilog中，任何类型的任何数值都用来给任何类型赋值。verilog使用赋值语句自动将一种类型的数值转换为另一种类型。 例如，当一个wire类型赋值给一个reg类型的变量时，wire类型的数值（包括四态数值，电平强度，多驱动解析）自动转换为reg类型（有4态数值 ...

缘起于p1课下alu算数位移设计。查了好多资料，最后发现还是主要在翻译官方文档。浪费了超多时间啊，感觉还是没搞透，还是先以应用为导向放一放，且用且归纳 1.表达式位宽 expression bit length 身为硬件描述语言，Verilog表达式运算过程中必然要严肃考虑位宽问题 ...

　　Verilog中的有符号计数，一般是自己定义的而不是像C语言之类的定义一个有符号变量就好了。所以，要想在FPGA的世界里随心所欲的进行有符号运算，必须先对补码有一个很好的认知，然后再注意Verilog中编程的几个特性，两者缺一不可。 　　对补码初步的认识： 　　1、正数的补码与源码相同 ...

; wave2_out也是有符号的wire signed [19:0] wave2 ...